-
公开(公告)号：CN104409095A
公开(公告)日：2015-03-11
申请号：CN201410742898.X
申请日：2014-12-09
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器技术领域，具体为一种具有位交叉功能的8管存储子阵列结构。其单元结构包括一个由传统的单端8管存储单元组成的mx1子阵列、一对分别受全局列选位线WBL及其互补位线WBLB控制的PMOS电源共享管和一对分别受全局列选位线WBL及其互补位线WBLB控制的NMOS放电共享管。本发明还包括由n列的mx1子阵列组成的8管存阵列，当阵列中某一个存储单元进行写操作时，其所在列的其中一条列选位线跳变为高电平，则由这条列选位线控制的PMOS电源共享管关断，而控制的NMOS放电共享管打开，数据通过局部位线和放电共享管形成的对地通路将数据写入8管存储单元。本发明既支持位交叉功能，又能消除半选择破坏。
-
公开(公告)号：CN104410403B
公开(公告)日：2017-10-03
申请号：CN201410741630.4
申请日：2014-12-09
Applicant: 复旦大学
IPC: H03K19/0175
Abstract: 本发明属于集成电路技术领域，具体为一种亚阈值电平转换器。其结构包括一个输入反相器，一个电平转换电路，一个输出反相器。其中输入反相器用于产生两个互补的差分输入信号；电平转换电路用于实现输入信号从低电压到高电压的电平转换，输出反相器用于产生全摆幅的高压输出信号。本发明结构简单，能够有效的实现一个信号从亚阈值电压到高电压的电平转换。
-
Patent Agency Ranking
公开(公告)号：CN104409095B
公开(公告)日：2017-07-28
申请号：CN201410742898.X
申请日：2014-12-09
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器技术领域，具体为一种具有位交叉功能的8管存储子阵列结构。其单元结构包括一个由传统的单端8管存储单元组成的mx1子阵列、一对分别受全局列选位线WBL及其互补位线WBLB控制的PMOS电源共享管和一对分别受全局列选位线WBL及其互补位线WBLB控制的NMOS放电共享管。本发明还包括由n列的mx1子阵列组成的 8管存阵列，当阵列中某一个存储单元进行写操作时，其所在列的其中一条列选位线跳变为高电平，则由这条列选位线控制的PMOS电源共享管关断，而控制的NMOS放电共享管打开，数据通过局部位线和放电共享管形成的对地通路将数据写入8管存储单元。本发明既支持位交叉功能，又能消除半选择破坏。
-
公开(公告)号：CN103578529B
公开(公告)日：2016-08-03
申请号：CN201310494100.X
申请日：2013-10-21
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器设计技术领域，具体为一种根据写数据改变电源供电的亚阈值存储单元。其单元结构包括一对虚拟电源供电的交叉耦合反相器，一个由写位线控制的虚拟电源供电晶体管，三个负责写操作的写晶体管，及一对堆叠的读晶体管。当存储单元进行写“0”操作时，单元的电源由VDD提供，数据通过单端的写操作方式进行写入；当存储单元进行写“1”操作时，单元的供电被截断，数据通过双端的写操作方式进行写入。当存储阵列进行读操作时，单元存储的数据通过堆叠的读晶体管读出到位线上。本发明具有较高的读、写稳定性，及在亚阈值电压下工作的能力。
-
公开(公告)号：CN103578530A
公开(公告)日：2014-02-12
申请号：CN201310494137.2
申请日：2013-10-21
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器技术领域，具体为一种支持列选功能的亚阈值存储单元。该存储单元包括一交叉耦合反相器，一个由局部写字线控制的写晶体管，一个供电受列选字线控制的列选择反相器，及一个由读字线控制的读晶体管。当存储阵列进行写操作时，只有行字线和列选字线共同选中的存储单元的局部写字线有效，数据通过写晶体管写入存储单元，同一行、列的半选择存储单元保持原来的数据；当存储阵列进行读操作时，选中的存储单元读字线有效，数据保持反馈环被切断，单元存储的数据通过读晶体管读出到位线上。本发明具有较高的读、写噪声容限，能够在亚阈值电压下工作，并且支持位列选功能，结合单位的纠错码技术，可以有效的抵抗软错误。
-
公开(公告)号：CN103578529A
公开(公告)日：2014-02-12
申请号：CN201310494100.X
申请日：2013-10-21
Applicant: 复旦大学
IPC: G11C11/413
Abstract: 本发明属于集成电路存储器设计技术领域，具体为一种根据写数据改变电源供电的亚阈值存储单元。其单元结构包括一对虚拟电源供电的交叉耦合反相器，一个由写位线控制的虚拟电源供电晶体管，三个负责写操作的写晶体管，及一对堆叠的读晶体管。当存储单元进行写“0”操作时，单元的电源由VDD提供，数据通过单端的写操作方式进行写入；当存储单元进行写“1”操作时，单元的供电被截断，数据通过双端的写操作方式进行写入。当存储阵列进行读操作时，单元存储的数据通过堆叠的读晶体管读出到位线上。本发明具有较高的读、写稳定性，及在亚阈值电压下工作的能力。
-
公开(公告)号：CN104506183A
公开(公告)日：2015-04-08
申请号：CN201410741741.5
申请日：2014-12-09
Applicant: 复旦大学
IPC: H03K19/0185
Abstract: 本发明属于集成电路技术领域，具体为一种单电压亚阈值电平转换器。其结构包括两个串联的电平转换反相器。第一个反相器的输入与电路的输入相连，它的下拉网络由一个NMOS管组成，上拉网络由三个PMOS管构成，这三个PMOS管构成了一个带二极管的内部反馈环；第二个反相器的输入与电路的输出相连，它的下拉网络也由一个NMOS管组成，上拉网络由两个堆叠的PMOS构成。当电路输入一个低电压信号时，输出会产生一个全摆幅的高压输出信号。本发明结构简单，能够有效的实现一个信号从亚阈值电压到高电压的电平转换。并且整个电路只需要一个高电压电源，使得它的物理版图可以任意布局和摆放，具有很强的灵活性。
-
-
-
-
-
-
Search Results
17
records
(took 0.013 seconds)
