-
公开(公告)号：CN1216485C
公开(公告)日：2005-08-24
申请号：CN03129689.0
申请日：2003-07-03
Applicant: 复旦大学
Abstract: 本发明提出一种适用于JPEG2000标准的，硬件消耗少、处理速度快的EBCOT编码器VLSI结构，以进一步提高JPEG2000编码系统的性能。本发明提出的EBCOT编码器内部采用了4组BIT平面作为缓存，分别代表两组被编码的位平面、符号平面和状态平面，以大大降低对外部MEMORY的存取频率；采用“探测—编码”的加速技术，将三个编码扫描过程合为一个扫描过程，以提高编码效率；同时运用2级流水时序，以进一步提高执行速度。本发明大大提高了JPEG2000数字图像压缩编码芯片的编码速度，可满足许多高端实时的多媒体应用领域。
-
公开(公告)号：CN101216875B
公开(公告)日：2012-05-09
申请号：CN200810032490.8
申请日：2008-01-10
Applicant: 复旦大学
IPC: G06K7/00
Abstract: 本发明公开了一种基于图染色算法的射频识别(RFID)多读写器防冲突方法，通过执行图染色算法为每个RFID读写器分配合适的频率(信道)和时间(时隙)，使得存在频率冲突的读写器之间，使用不同信道工作，以避免频率冲突；同时，使得存在标签冲突的读写器之间在不同的时隙阅读标签，以避免标签冲突。本发明通过结合频分和时分的基于图染色法的多读写器防冲突方法，可以在使用较少的信道和时隙资源的情况下有效地避免多读写器之间的冲突(包括标签冲突和频率冲突)，使得读写器的平均识别速度得到提高。
-
公开(公告)号：CN101221555B
公开(公告)日：2011-12-14
申请号：CN200810033035.X
申请日：2008-01-24
Applicant: 复旦大学
IPC: G06F17/14
Abstract: 本发明属于通信和集成电路设计技术领域，具体涉及一种用于基-2快速傅立叶变换同址运算的地址产生方法和硬件实现。地址产生方法根据同址运算的奇偶分离规律，以寻找每个蝶形运算的一对操作数为目标，借助指针累加1产生各个蝶形运算的一个操作数地址，借助一对操作数地址间的关系通过特殊位取反得到另一个对应的操作数地址。实现上述地址产生方法的硬件结构包含一个初始地址寄存器、一个记录生成地址的指针和一个多比特按位异或逻辑。其中，初始地址寄存器是一个位宽与操作数存储地址位宽相同的移位寄存器；指针是一个位宽与初始地址寄存器和存储操作数地址的宽度相同的寄存器；异或逻辑支持的操作宽度与地址宽度相同。根据本发明提出的地址产生方法，硬件实现简单，资源消耗很低。
-
公开(公告)号：CN101197560B
公开(公告)日：2011-06-22
申请号：CN200710173303.3
申请日：2007-12-27
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为采用有源电感的中频LC并联谐振回路。它主要由可调有源电感及密勒等效电容组成。其中，有源电感为回环接法的两级放大器，密勒等效电容为电容器跨接于放大器输入输出两端形成。有源电感和密勒等效电容值均受控制字控制，而有源电感还可以通过调整其尾电流控制其值。本发明所提出的谐振回路调谐方便迅速，节约芯片面积。
-
-
Patent Agency Ranking
公开(公告)号：CN101997490A
公开(公告)日：2011-03-30
申请号：CN200910194628.9
申请日：2009-08-26
Applicant: 复旦大学
Abstract: 本发明属集成电路技术领域，涉及一种采用数字校准技术的恒定增益时间放大器。由8个开关、1个传统开环应用的时间放大器、1个开关信号产生电路、1个校准用的激励信号产生电路、1个工作状态检测电路、1个控制信号产生电路组成。本发明用输入信号的空闲期进行校准，由开关切换放大和校准两个状态的输入输出通路。开关信号产生电路根据输入信号和校准情况产生控制这些开关的控制信号。激励信号产生电路产生校准用的时间差，所述时间放大器分别在正常放大状态对输入信号放大、在校准状态对校准用的时间差放大。工作状态检测电路在校准状态比较该时间放大器的放大倍数与目标值的大小并传递给控制信号产生电路，产生控制时间放大器输出电容的控制信号，从而稳定时间放大器的放大倍数，保证时间放大器在工艺、电源电压、温度的变化下实时维持恒定的增益。
-
公开(公告)号：CN101183422B
公开(公告)日：2010-12-15
申请号：CN200710172614.8
申请日：2007-12-20
Applicant: 复旦大学
IPC: G06K7/00
Abstract: 本发明属于射频识别技术领域，具体为一种结合Bit-Slot和ID-Slot的随机型防碰撞算法。首先，标签随机选择一个slot反馈l位确认指令，所有标签的返回信息组成一串长度为L的bit串，读写器在消除空时隙后发送L-c0个QueryRep指令，标签在与时隙计数器相对应的时隙里反馈自己的ID码，读写器根据收到的ID码判断是否产生碰撞；读写器识别标签并统计碰撞时隙个数、成功时隙个数；如果标签没有被识别完毕，读写器再开启下一帧继续识别标签，直到所有标签被识别完毕。本发明采用Bit-slot的方法降低空时隙的时间开销，同时使用较短的QueryRep指令代替Bit-Slot中较长的“独1码”确认指令，可以有效地提高多标签识别速度。
-
公开(公告)号：CN100533373C
公开(公告)日：2009-08-26
申请号：CN200710038630.8
申请日：2007-03-29
Applicant: 复旦大学
IPC: G06F9/38
Abstract: 本发明属于微电子技术领域，具体公开了一种处理单发射流水线数据相关的动态调度控制器及动态调度方法。通过利用单指令缓冲器存放由于数据相关而受组塞的指令使后续指令继续执行的方法，减少了由于数据相关造成的流水线停顿。动态调度算法在硬件上由一个译码控制单元实现，数据相关检测单元检测所译码指令、流水线上指令以及单指令缓冲器内指令是否发生数据相关，根据检测结果，由译码控制单元利用状态机发出控制信号，控制译码器中指令发射、进入指令缓冲器及插入空闲状态等操作。该动态调度算法可以有效的提高流水线的利用率，减少流水线的停顿，提高处理器的性能。
-
公开(公告)号：CN101256217A
公开(公告)日：2008-09-03
申请号：CN200810036163.X
申请日：2008-04-17
Applicant: 复旦大学
IPC: G01R31/3187 , G06F17/50
Abstract: 本发明属于集成电路设计技术领域，具体为一种高监控覆盖率的片上系统调试平台。该调试平台的硬件构架包括调试核心、时钟控制模块，断点控制模块和微处理器等，其中调试核心由测试交互端口状态、寄存器组和输出选择组成。微处理器由微处理核心和串行长扫描链组成。对于寄存器监控调试，采用长扫描链的方法，优化并兼顾了面积、周期耗费和测试率等关键性能；对于调试命令切换，构造了保护映像寄存器(PMREG)，在耗费面积小的前提下保证了系统稳定性。本发明具有高监控覆盖率、高稳定性、短响应时间等特点，广泛适用于多种微处理器系统和微控制器系统的调试与监控。
-
公开(公告)号：CN101221555A
公开(公告)日：2008-07-16
申请号：CN200810033035.X
申请日：2008-01-24
Applicant: 复旦大学
IPC: G06F17/14
Abstract: 本发明属于通信和集成电路设计技术领域，具体涉及一种用于基－2快速傅立叶变换同址运算的地址产生方法和硬件实现。地址产生方法根据同址运算的奇偶分离规律，以寻找每个蝶形运算的一对操作数为目标，借助指针累加1产生各个蝶形运算的一个操作数地址，借助一对操作数地址间的关系通过特殊位取反得到另一个对应的操作数地址。实现上述地址产生方法的硬件结构包含一个初始地址寄存器、一个记录生成地址的指针和一个多比特按位异或逻辑。其中，初始地址寄存器是一个位宽与操作数存储地址位宽相同的移位寄存器；指针是一个位宽与初始地址寄存器和存储操作数地址的宽度相同的寄存器；异或逻辑支持的操作宽度与地址宽度相同。根据本发明提出的地址产生方法，硬件实现简单，资源消耗很低。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.023 seconds)
