-
公开(公告)号:CN115621204A
公开(公告)日:2023-01-17
申请号:CN202211287237.3
申请日:2022-10-20
Applicant: 复旦大学
IPC: H01L21/8238 , H01L27/092 , H01L29/49
Abstract: 本发明提供了一种重置金属栅的方法,包括:形成待重置金属栅结构,所述待重置金属栅结构包括自下向上堆叠设置的第一MOS管结构、第二MOS管结构;刻蚀所述第二MOS管结构的第二沟道及所述第二沟道的外围结构,以形成连通所述第一MOS管结构的第一沟道的外围结构的第一通孔结构,所述第一沟道的外围结构和所述第二沟道的外围结构均包括栅极和介电层,所述介电层环绕所述栅极设置;沉积二氧化硅,然后在所述二氧化硅上形成连通所述第一MOS管结构的第一沟道的外围结构的第二通孔结构;沉积金属,以形成连通所述第一沟道的外围结构的金属接触结构,实现了分离栅结构。本发明还提供了一种半导体器件及电路。
-
公开(公告)号:CN114220467A
公开(公告)日:2022-03-22
申请号:CN202111525681.X
申请日:2021-12-14
Applicant: 复旦大学 , 上海集成电路制造创新中心有限公司
IPC: G11C11/413 , G11C11/417 , G11C11/41
Abstract: 本发明提供了一种静态随机存取存储器结构,包括多个呈阵列分布的晶体管单元,同一列相邻两个晶体管单元镜像设置,一列所述晶体管单元中的第一个所述晶体管单元或第二个所述晶体管包括沿第一方向依次设置的第一传输管和第二共栅互补场效应晶体管、沿第二方向依次设置的第一共栅互补场效应晶体管和第二传输管,同一列所述晶体管单元中相邻两个所述第一传输管堆叠设置且共栅,同一列所述晶体管单元中相邻两个所述第二传输管堆叠设置且共栅,所述第一方向和所述第二方向均平行于所述列的方向,传输管的堆叠设置且共栅减少了阵列面积,提高了电路的集成度,并降低了制造成本。
-
公开(公告)号:CN113644907A
公开(公告)日:2021-11-12
申请号:CN202111016423.9
申请日:2021-08-31
Applicant: 复旦大学
IPC: H03K19/0948
Abstract: 本发明提供了一种由共栅互补场效应晶体管构建的D锁存器,包括第一互补场效应晶体管、第二互补场效应晶体管、第三互补场效应晶体管、第四互补场效应晶体管以及第五互补场效应晶体管,增加了D锁存器的电路集成度。
-
-