数据处理的系统和方法
    11.
    发明授权

    公开(公告)号:CN100478939C

    公开(公告)日:2009-04-15

    申请号:CN200710091163.5

    申请日:2007-04-11

    CPC classification number: G06F12/0831 G06F12/0897 G06F12/1458

    Abstract: 一种包括多个处理单元的数据处理系统,通过所述多个处理单元中的中间处理单元来传输所述处理单元中的多个不同处理单元间的通信中的至少一些通信。所述通信包括具有请求和代表对该请求的系统响应的组合响应的操作。每个中间处理单元至少包括:一个或多个发起第一操作的主机;至少接收由多个处理单元中的至少一个其他处理单元发起的第二操作的窥探器;存储由该处理单元中的一个或多个主机发起的第一操作的主机标签的物理队列;以及将票号分配给在中间处理单元处观察到的第二操作的票分配机制,所述票号指示相对于由中间处理单元观察到的其他第二操作的观察顺序。所述票分配机制将分配给操作的票号提供给窥探器以便与操作的组合响应一起处理。

    数据处理设备和方法
    12.
    发明授权

    公开(公告)号:CN100465923C

    公开(公告)日:2009-03-04

    申请号:CN200610106290.3

    申请日:2006-07-19

    CPC classification number: G06F12/0831

    Abstract: 一种高速缓存一致数据处理系统,所述系统包括至少第一和第二一致性域。在所述数据处理系统的所述第一一致性域内的第一高速缓冲存储器中,将存储器块保存在与地址标记和一致性状态字段关联的存储位置中。判定分配有与所述存储器块关联的地址的主系统存储器是否在所述第一一致性域内。如果否,则将所述一致性状态字段设置为指示以下项的一致性状态:所述地址标记有效,所述存储位置不包含有效数据,所述第一一致性域不包含所述主系统存储器,以及在形成所述一致性状态后,所述存储器块被缓存在所述第一一致性域之外。

    数据处理系统和方法
    14.
    发明公开

    公开(公告)号:CN1841342A

    公开(公告)日:2006-10-04

    申请号:CN200610067450.8

    申请日:2006-03-27

    CPC classification number: G06F12/0811 G06F12/0815 G06F12/0831

    Abstract: 响应于主机接收到指示目标地址的存储器访问请求,所述主机访问高速缓存层次结构的高级高速缓存的第一高速缓存目录。响应于所述目标地址在所述第一高速缓存目录中被与具有有效地址标记和第一无效一致性状态的表项关联,所述主机在互连结构上发出指定了所述目标地址的请求,而不考虑所述高速缓存层次结构的低级高速缓存的第二高速缓存目录中与所述目标地址关联的一致性状态。响应于所述目标地址具有相对于所述第一高速缓存目录的第二无效一致性状态,所述主机在确定了所述高速缓存层次结构的所述低级高速缓存的所述第二高速缓存目录中与所述目标地址关联的一致性状态后,在互连结构上发出指定了所述目标地址的请求。

    使用大和小浮点值二者来执行算术运算

    公开(公告)号:CN103988171A

    公开(公告)日:2014-08-13

    申请号:CN201280061198.3

    申请日:2012-11-21

    CPC classification number: G06F7/483 G06F2207/382

    Abstract: 提供用于在数据处理系统中执行浮点算术运算的机制。接收浮点算术运算的多个浮点操作数,并且对多个浮点操作数中的至少一个浮点操作数的尾数中的位进行移位。尾数中被移位到至少一个浮点操作数的尾数的位范围以外的一个或者多个位被存储,并且基于所存储的、该尾数中被移位到至少一个浮点操作数的尾数的位范围以外的一个或者多个位生成矢量值。基于矢量值和多个浮点操作数生成用于浮点算术运算的结果值。

Patent Agency Ranking