-
公开(公告)号：CN102495646A
公开(公告)日：2012-06-13
申请号：CN201110396012.7
申请日：2011-12-02
Applicant: 哈尔滨工业大学
IPC: G05D17/02
Abstract: 一种具有可重构功能的飞轮模拟器，涉及一种飞轮模拟器。它是为了解决现有采用DSP或单片机作为处理器的飞轮模拟器只能够模拟单一种类的飞轮模型，造成通用性差以及灵活性差的问题。它采用基于FPGA的可重构技术，利用Altera公司EP3C25F324型号FPGA作为可重构处理器，能够通过重构功能的触发，在三个配置文件之间进行功能转换，分别实现对零动量反作用飞轮、具有反转故障的零动量反作用飞轮和用于皮卫星的微飞轮电气特性的模拟。通用性更强，能够更好地满足卫星测试过程中对飞轮模拟器的需求。
-
公开(公告)号：CN102122180A
公开(公告)日：2011-07-13
申请号：CN201110038889.9
申请日：2011-02-16
Applicant: 哈尔滨工业大学
IPC: G05D17/02
Abstract: 一种基于FPGA的飞轮模拟器，涉及到卫星仿真技术领域中的飞轮仿真技术。本发明解决了现有采用数字信号处理器DSP实现的运算速度慢且输出结果精度低的问题。本发明采用Verilog HDL语言，利用IP核作为乘法、除法和加法等基本计算单元，根据四阶龙格-库塔法的求解过程构建三个运算模块，其中转速运算模块用于发送调用命令给Kn运算模块启动一次龙格-库塔迭代运算，并获得转速结果ωout；Kn运算模块用于在接收到转速运算模块发送的调用命令时，连续四次发送调用命令给f(x，y)，获得四个参数K1、K2、K3和K4；f(x，y)运算模块用于在接收到Kn运算模块发送的调用命令时，计算获得参数Kn。本发明所述的飞轮模拟器响应速度快、输出结果精度高。
-
Patent Agency Ranking
公开(公告)号：CN103561116B
公开(公告)日：2016-09-21
申请号：CN201310589385.5
申请日：2013-11-20
Applicant: 哈尔滨工业大学
Abstract: 采用可重构PXI串行通讯卡实现远程重构的方法，涉及PXI可重构串行通讯技术。它为了解决PXI 3U板卡通用性差、且维护不方便的问题。本发明的可重构仪器平台与功能板之间采用栈接的方式连接，功能板设置在可重构仪器平台的背面且可拆卸，连接信号为FPGA的I/O信号。在建立完整的网络服务器后，FPGA接收远程配置计算机发来的配置文件。本发明能够通过重构功能解决不同通讯协议卡数目多、系统集成难度大、成本高的问题，实现不同协议的串行通讯功能，具有灵活性高、通用性强、易升级等优点。本发明适用于测试或其他系统。
-
公开(公告)号：CN102495646B
公开(公告)日：2013-11-13
申请号：CN201110396012.7
申请日：2011-12-02
Applicant: 哈尔滨工业大学
IPC: G05D17/02
Abstract: 一种具有可重构功能的飞轮模拟器，涉及一种飞轮模拟器。它是为了解决现有采用DSP或单片机作为处理器的飞轮模拟器只能够模拟单一种类的飞轮模型，造成通用性差以及灵活性差的问题。它采用基于FPGA的可重构技术，利用Altera公司EP3C25F324型号FPGA作为可重构处理器，能够通过重构功能的触发，在三个配置文件之间进行功能转换，分别实现对零动量反作用飞轮、具有反转故障的零动量反作用飞轮和用于皮卫星的微飞轮电气特性的模拟。通用性更强，能够更好地满足卫星测试过程中对飞轮模拟器的需求。
-
公开(公告)号：CN102122180B
公开(公告)日：2012-10-17
申请号：CN201110038889.9
申请日：2011-02-16
Applicant: 哈尔滨工业大学
IPC: G05D17/02
Abstract: 一种基于FPGA的飞轮模拟器，涉及到卫星仿真技术领域中的飞轮仿真技术。本发明解决了现有采用数字信号处理器DSP实现的运算速度慢且输出结果精度低的问题。本发明采用Verilog HDL语言，利用IP核作为乘法、除法和加法等基本计算单元，根据四阶龙格-库塔法的求解过程构建三个运算模块，其中转速运算模块用于发送调用命令给Kn运算模块启动一次龙格-库塔迭代运算，并获得转速结果ωout；Kn运算模块用于在接收到转速运算模块发送的调用命令时，连续四次发送调用命令给f(x，y)，获得四个参数K1、K2、K3和K4；f(x，y)运算模块用于在接收到Kn运算模块发送的调用命令时，计算获得参数Kn。本发明所述的飞轮模拟器响应速度快、输出结果精度高。
-
公开(公告)号：CN102135951A
公开(公告)日：2011-07-27
申请号：CN201110053247.6
申请日：2011-03-07
Applicant: 哈尔滨工业大学
Abstract: 基于运行时重构的LS-SVM算法FPGA实现方法，涉及到时间预测和FPGA的应用技术领域。该方法在FPGA内设置静态逻辑区和重构区，在静态逻辑区采用PowerPC440作为系统主控器，采用例化为PLB设备的ICAP接口作为配置接口，采用内部的block RAM作为PowerPC440的程序和数据存储区；PowerPC440通过MPMC接口与DDR2RAM连接，用于控制DDR2RAM的数据的读写；重构区通过MPMC的NPI接口与DDR2RAM的连接，PowerPC440与重构区的命令和数据交互通过DDR2RAM进行；将LS-SVM算法训练过程中的核函数矩阵形成过程采用核函数矩阵计算IP模块实现，将最小二乘问题的求解过程采用最小二乘求解IP模块实现，所述两个模块通过重构技术分时载入FPGA进行运算，实现LS-SVM算法。本发明在FPGA的平台上实现了LS-SVM算法的硬件加速，能够实现任意规模样本的LS-SVM算法训练过程。
-
公开(公告)号：CN102096844A
公开(公告)日：2011-06-15
申请号：CN201110053256.5
申请日：2011-03-07
Applicant: 哈尔滨工业大学
IPC: G06N7/00
Abstract: 基于FPGA的RBF函数计算模块，涉及一种机器学习方法中的算法，具体涉及到一种算法的硬件实现方法。本发明解决了现有采用查表法实现RBF函数的方法存在的硬件资源占用率高的缺点。本发明提出一种采用分段线性逼近的方法实现RBF函数的方法，获得基于FPGA的RBF函数计算模块，该模块采用两个随机存储器RAM1和RAM2分别用于存储l维向量xi及xj；二范数计算模块用于实现两个向量的二范数计算所述指数函数计算模块用于实现指数函数e-x的计算，并获得RBF函数的最终计算结果；二范数计算模块分别从两个随机存储器RAM1和RAM2中读取向量xi及xj进行二范数计算，并将计算结果输出给指数函数计算模块，所述指数函数计算模块的计算结果为RBF函数的计算结果。
-
-
-
-
-
-
Search Results
17
records
(took 0.027 seconds)
