公开(公告)号：CN113782455A

公开(公告)日：2021-12-10

申请号：CN202111060983.4

申请日：2018-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  蔡柏豪 ,  庄博尧 ,  翁得期

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/498 ,  H01L23/31

Abstract: 提供芯片封装的结构及其形成方法。此方法包含：设置半导体晶粒于载体基板之上。此方法也包含设置中介层基板于此载体基板之上。此中介层基板具有凹槽，此凹槽穿过该中介层基板的相反面。此中介层基板具有围绕半导体晶粒的内部侧壁，并且此半导体晶粒等高于或高于此中介层基板。此方法还包含在中介层基板的凹槽中形成保护层，以围绕半导体晶粒。另外，此方法包含移除载体基板以及堆叠封装结构于该中介层基板之上。

公开(公告)号：CN110660680A

公开(公告)日：2020-01-07

申请号：CN201910103536.9

申请日：2019-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  翁得期 ,  庄博尧 ,  郑心圃 ,  周孟纬 ,  林孟良

IPC: H01L21/52 ,  H01L21/48 ,  H01L23/482 ,  H01L21/60

Abstract: 此处提供形成扇出封装的结构与方法。此处所述的封装包括空腔基板、一或多个半导体装置位于空腔基板的空腔中、以及一或多个重布线结构。实施例包含预先形成于空腔基板中的空腔。多种装置如集成电路晶粒、封装、或类似物可放置在空腔中。亦可形成重布线结构。

公开(公告)号：CN110060935A

公开(公告)日：2019-07-26

申请号：CN201810937666.8

申请日：2018-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡柏豪 ,  庄博尧 ,  郑心圃 ,  翁得期

IPC: H01L21/60 ,  H01L23/485

Abstract: 本发明的实施例提供了半导体器件和制造方法，从而将中介片和第一半导体器件放置在载体衬底上并且被密封。中介片包括第一部分和远离第一部分延伸的导电柱。位于密封剂的第一侧上的再分布层将导电柱电连接至第一半导体器件。

公开(公告)号：CN109727876A

公开(公告)日：2019-05-07

申请号：CN201810730689.1

申请日：2018-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  蔡柏豪 ,  庄博尧 ,  翁得期

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/498

Abstract: 提供芯片封装的结构及其形成方法。此方法包含：设置半导体晶粒于载体基板之上。此方法也包含设置中介层基板于此载体基板之上。此中介层基板具有凹槽，此凹槽穿过该中介层基板的相反面。此中介层基板具有围绕半导体晶粒的内部侧壁，并且此半导体晶粒等高于或高于此中介层基板。此方法还包含在中介层基板的凹槽中形成保护层，以围绕半导体晶粒。另外，此方法包含移除载体基板以及堆叠封装结构于该中介层基板之上。

公开(公告)号：CN113539844B

公开(公告)日：2025-05-02

申请号：CN202110635733.2

申请日：2021-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴逸文 ,  庄博尧 ,  林孟良 ,  翁得期 ,  洪士庭 ,  蔡柏豪 ,  郑心圃

IPC: H01L21/50 ,  H01L21/56 ,  H10H29/14 ,  H01L23/31 ,  H01L23/48

Abstract: 本公开提供一种半导体装置及其制造方法。可使用异相装置以及不对称的双面成型封装技术，在多层重分布结构上制造半导体装置。半导体装置可形成为具有小的轮廓的异相三维扇出晶粒封装结构，且可使用单个承载基板来形成半导体装置。

公开(公告)号：CN111403368B

公开(公告)日：2024-06-04

申请号：CN201911391634.3

申请日：2019-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴逸文 ,  翁得期 ,  蔡柏豪 ,  庄博尧 ,  洪士庭 ,  郑心圃

IPC: H01L23/538 ,  H01L23/31

Abstract: 一种半导体封装体，包括：一内连接结构、形成于内连接结构上方的一半导体芯片、形成于内连接结构上方以覆盖并围绕半导体芯片的一封胶层以及形成于封胶层上方的一中介层结构。中介层结构包括一绝缘基体，具有面向封胶层的一第一表面及相对于第一表面的一第二表面。中介层结构也包括排置于绝缘基体的第一表面上且对应于半导体芯片的多个岛型层。一部分的封胶层夹设于至少两个岛型层之间。或者，中介层结构包括一钝化护层，覆盖绝缘基体的第二表面，且具有沿着绝缘基体的周围边缘延伸的一凹槽。

公开(公告)号：CN113471176B

公开(公告)日：2024-02-23

申请号：CN202110031317.1

申请日：2021-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  翁得期 ,  庄博尧 ,  陈硕懋 ,  周孟纬

IPC: H01L25/07 ,  H01L25/00 ,  H01L23/498

Abstract: 示例性结构包括：第一半导体器件，通过第一导电连接件接合至第一再分布结构的第一侧；第一半导体器件包括形成在第一衬底上的第一多个无源元件，第一再分布结构包括其中具有金属化图案的多个介电层，第一再分布结构的金属化图案电耦接至第一多个无源元件；第二半导体器件，通过第二导电连接件接合至第一再分布结构的第二侧，第一再分布结构的第二侧与第一再分布结构的第一侧相对，第二半导体器件包括形成在第二衬底上的第二多个无源元件，第一再分布结构的金属化图案电耦接至第二多个无源元件。本申请的实施例还涉及封装结构及其形成方法。

公开(公告)号：CN113471176A

公开(公告)日：2021-10-01

申请号：CN202110031317.1

申请日：2021-01-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  翁得期 ,  庄博尧 ,  陈硕懋 ,  周孟纬

IPC: H01L25/07 ,  H01L25/00 ,  H01L23/498

Abstract: 示例性结构包括：第一半导体器件，通过第一导电连接件接合至第一再分布结构的第一侧；第一半导体器件包括形成在第一衬底上的第一多个无源元件，第一再分布结构包括其中具有金属化图案的多个介电层，第一再分布结构的金属化图案电耦接至第一多个无源元件；第二半导体器件，通过第二导电连接件接合至第一再分布结构的第二侧，第一再分布结构的第二侧与第一再分布结构的第一侧相对，第二半导体器件包括形成在第二衬底上的第二多个无源元件，第一再分布结构的金属化图案电耦接至第二多个无源元件。本申请的实施例还涉及封装结构及其形成方法。

公开(公告)号：CN112670195A

公开(公告)日：2021-04-16

申请号：CN202010894054.2

申请日：2020-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林孟良 ,  蔡柏豪 ,  庄博尧 ,  吴逸文 ,  翁得期 ,  郑心圃

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/29 ,  H01L23/31 ,  H01L23/498

Abstract: 本公开涉及封装结构及其形成方法，此方法包含设置半导体晶粒于重布线结构的第一表面之上。此方法还包含形成第一保护层以围绕半导体晶粒的一部分。此方法还包含设置装置元件于重布线结构的第二表面之上。重布线结构介于装置元件与半导体晶粒之间。此外，此方法包含形成第二保护层以围绕装置元件的一部分。第二保护层比第一保护层厚，且第二保护层与第一保护层具有不同的热膨胀系数。

公开(公告)号：CN110931370A

公开(公告)日：2020-03-27

申请号：CN201910894180.5

申请日：2019-09-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  翁得期 ,  林柏尧 ,  游明志 ,  蔡柏豪 ,  庄博尧

IPC: H01L21/60 ,  H01L21/56 ,  H01L25/16 ,  H01L23/31

Abstract: 本发明实施例提供一种晶片封装结构的形成方法，包括形成导电柱于重分布结构之上；接合晶片至重分布结构；形成模封层于重分布结构之上，其中模封层包围导电柱及晶片，且导电柱穿过模封层；形成盖层于模封层及导电柱之上，其中盖层具有露出导电柱的通孔，且盖层包括纤维；以及形成导电导孔结构于通孔之中，其中导电导孔结构连接至导电柱。