公开(公告)号：CN113540100B

公开(公告)日：2024-02-09

申请号：CN202110728558.1

申请日：2021-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴咏捷 ,  何彦忠 ,  魏惠娴 ,  游嘉榕 ,  许秉诚 ,  马礼修 ,  林仲德

IPC: H10B53/30 ,  H10B53/40 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

Abstract: 存储器结构包括：第一字线和第二字线；在该第一字线和该第二字线上设置的高k介电层；在该高k介电层上设置的沟道层并且该沟道层包括半导体材料；电接触该沟道层的第一源极电极和第二源极电极；在该第一源极电极和该第二源极电极之间的该沟道层上设置的第一漏极电极；电连接至该第一漏极电极的存储器单元；以及电连接至该存储器单元的位线。本申请的实施例还涉及形成存储器结构的方法。

公开(公告)号：CN113555384A

公开(公告)日：2021-10-26

申请号：CN202110635531.8

申请日：2021-06-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴咏捷 ,  何彦忠 ,  许秉诚 ,  马礼修 ,  林仲德

IPC: H01L27/24 ,  H01L27/11504 ,  H01L27/11507 ,  H01L27/11587 ,  H01L27/1159

Abstract: 一种半导体装置，包含至少一个选择器装置。每个选择器装置包括自底部至顶部包含底部电极、金属氧化物半导体通道层、以及顶部电极，且位于一基板上方的垂直堆叠；接触底部电极、金属氧化物半导体通道层、以及顶部电极的侧壁的栅极介电层；以及形成于栅极介电层之中，且所具有的顶部表面与顶部电极的顶部表面共平面的栅极电极。上述至少一个选择器装置的每个顶部电极或每个底部电极可接触对应的非易失性存储器元件，以提供单选择器‑单电阻器存储器单元。

公开(公告)号：CN113540147A

公开(公告)日：2021-10-22

申请号：CN202110719238.X

申请日：2021-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴咏捷 ,  何彦忠 ,  魏惠娴 ,  游嘉榕 ,  许秉诚 ,  马礼修 ,  林仲德

IPC: H01L27/22 ,  H01L27/24

Abstract: 半导体器件包括位于下部层级介电材料层上方的半导体金属氧化物鳍、位于半导体金属氧化物鳍的顶面和侧壁上的栅极介电层、位于栅极介电层上并且跨越半导体金属氧化物鳍的栅电极、嵌入有栅电极和半导体金属氧化物鳍的存取层级介电材料层、嵌入在存储器层级介电材料层中并且包括第一电极、存储器元件和第二电极的存储器单元以及位于存储器单元上面的位线。第一电极可以通过第一导电路径电连接至半导体金属氧化物鳍内的漏极区域，并且第二电极电连接至位线。本发明的实施例还涉及半导体器件的制造方法、存储器阵列。

公开(公告)号：CN113488477A

公开(公告)日：2021-10-08

申请号：CN202110692688.4

申请日：2021-06-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴咏捷 ,  何彦忠 ,  魏惠娴 ,  游嘉榕 ,  许秉诚 ,  马礼修 ,  林仲德

IPC: H01L27/11507 ,  H01L27/11509 ,  H01L27/22 ,  H01L27/24

Abstract: 一种存储器结构、器件及其制造方法，该存储器结构包括围绕栅极薄膜晶体管(TFT)和堆叠在GAA晶体管上的存储器单元。GAA晶体管包括：沟道，包括半导体材料；源电极，电连接至沟道的第一端；漏电极，电连接至沟道的相反的第二端；高k介电层，围绕沟道；以及栅电极，围绕高k介电层。存储器单元包括电连接至漏电极的第一电极。