-
公开(公告)号：CN104407463A
公开(公告)日：2015-03-11
申请号：CN201410733936.5
申请日：2014-12-05
Applicant: 友达光电股份有限公司
IPC: G02F1/1333 , G02F1/1362 , G02F1/1343
CPC classification number: G02F1/1333 , G02F1/1343 , G02F1/136227 , G02F2001/133357
Abstract: 一种像素结构及液晶显示面板的制造方法，像素结构的制造方法包括在基板上形成通道、栅绝缘层、第一图案化导电层、第一绝缘层与第二图案化导电层，第一图案化导电层包括栅极，第二图案化导电层包括源极与漏极，源极、栅极与漏极电性连接通道，在基板上方形成第二绝缘层以覆盖漏极，在第二绝缘层上形成图案化平坦层，图案化平坦层具有第一接触窗，第一接触窗暴露第二绝缘层，移除部分位于第一接触窗内的第二绝缘层以形成第二接触窗，第二接触窗暴露漏极，在图案化平坦层上形成像素电极，其通过第二接触窗而电性连接漏极。
-
公开(公告)号：CN116344554A
公开(公告)日：2023-06-27
申请号：CN202310317325.1
申请日：2023-03-29
Applicant: 友达光电股份有限公司
IPC: H01L27/12
Abstract: 本发明公开一种半导体装置，其包括基板、第一导电层、第一绝缘层、栅极结构、半导体层以及第二绝缘层。第一导电层设置于基板上。第一绝缘层设置于第一导电层上。栅极结构设置于第一绝缘层之上。半导体层设置于第一绝缘层与栅极结构之间。半导体层包括沟道区、第一重掺杂区、第二重掺杂区以及至少一轻掺杂区。沟道区重叠于栅极结构。第一重掺杂区与第二重掺杂区分别位于沟道区的两侧。至少一轻掺杂区位于第一重掺杂区与沟道区之间或第二重掺杂区与沟道区之间，以在沟道区的两侧形成不对称的掺杂结构。第二绝缘层设置于半导体层与栅极结构之间。
-
公开(公告)号：CN111007687B
公开(公告)日：2022-05-13
申请号：CN201911257856.6
申请日：2019-12-10
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1368 , G02F1/133 , H01L27/12
Abstract: 本发明公开了一种主动元件基板，包括基板、第一至第三扫描线、第一数据线、第二数据线、第一主动元件以及第一像素电极。第一扫描线、第二扫描线及第三扫描线实质上沿第一方向延伸。第一数据线以及第二数据线沿第二方向延伸。第一主动元件包括第一栅极、第二栅极、第一半导体图案层、第一源极以及第一漏极。第一栅极与第一扫描线电性连接。第二栅极与第二扫描线电性连接。第一扫描线与第二扫描线传递不同驱动信号。第一源极与第一数据线电性连接。第一像素电极与第一主动元件的第一漏极电性连接。
-
Patent Agency Ranking
公开(公告)号：CN105762156B
公开(公告)日：2019-01-01
申请号：CN201610308126.4
申请日：2016-05-11
Applicant: 友达光电股份有限公司
IPC: H01L27/12
Abstract: 本发明公开一种像素结构，包括第一像素单元、第二像素单元、第一绝缘层以及共用电极。第一像素单元配置于基板上，包括第一漏极与第一像素电极。第二像素单元配置于基板上，包括第二漏极与第二像素电极。第一绝缘层覆盖第一漏极与第二漏极。第一像素电极与第二像素电极配置于第一绝缘层上，第一绝缘层具有暴露第一漏极的一第一接触窗开口与暴露第二漏极的一第二接触窗开口。共用电极配置于第一绝缘层上且与第一像素电极与第二像素电极电性绝缘，共用电极具有共用开口，在基板的垂直投影上，第一接触窗开口与第二接触窗开口均落在共用开口的范围内。
-
公开(公告)号：CN102832226B
公开(公告)日：2016-06-01
申请号：CN201210160762.9
申请日：2012-05-16
Applicant: 友达光电股份有限公司
CPC classification number: H01L27/1255 , H01L27/1218 , H01L27/1248 , H01L29/78603
Abstract: 一种主动元件阵列基板及其制造方法，该主动元件阵列基板包含软质基板、栅极、介电层、通道层、源极、漏极与像素电极。软质基板上定义有晶体管区与透光区。晶体管区与透光区相毗邻。栅极位于晶体管区的软质基板上。介电层覆盖栅极与软质基板。位于栅极上方的部分介电层具有第一厚度。位于透光区的软质基板上的部分介电层具有第二厚度。第二厚度小于第一厚度。通道层、源极与漏极均位于晶体管区的介电层上。通道层位于栅极的上方。源极与漏极位于通道层两侧且分别电性连接通道层。像素电极位于透光区的介电层上。此像素电极电性连接漏极。
-
公开(公告)号：CN104849909A
公开(公告)日：2015-08-19
申请号：CN201510270249.9
申请日：2015-05-25
Applicant: 友达光电股份有限公司
IPC: G02F1/13357 , G02F1/1343 , G02F1/1335 , G02F1/1368
CPC classification number: G02F1/133555 , G02F1/133553 , G02F1/133602 , G02F1/134336 , G02F1/1393 , G02F2001/133391 , G02F2001/134372 , G02F1/134309 , G02F1/133514 , G02F1/1368 , G02F2001/134318 , G02F2001/134381 , G02F2201/123
Abstract: 本发明提供一种液晶显示面板及液晶显示器，该液晶显示面板包括第一基板、第二基板、液晶层、第一像素阵列与第二像素阵列。液晶层位于第一基板与第二基板之间。第一像素阵列位于第一基板的第一显示区内，其中第一像素阵列包括多行和多列的第一穿透子像素，且多行和多列的第一穿透子像素彼此相邻设置。第二像素阵列位于第一基板的第二显示区内，其中第二像素阵列包括多行和多列的反射子像素。本发明的液晶显示面板当处于明亮状态时，可关闭背光光源而使用反射显示区来显示画面，因此得以减少电力消耗。此外，当周围环境变暗时，可借由开启背光光源而使用穿透显示区来显示画面。因此，即使处于黑暗状态，此液晶显示面板也可显示画面。
-
公开(公告)号：CN103383989A
公开(公告)日：2013-11-06
申请号：CN201310174068.7
申请日：2013-05-13
Applicant: 友达光电股份有限公司
CPC classification number: H01L29/78675 , H01L21/3003 , H01L27/1214 , H01L27/1248 , H01L27/127
Abstract: 一种像素结构的制造方法，其至少包括下列步骤。于基板上形成图案化半导体层，且形成绝缘层覆盖图案化半导体层。形成图案化金属层于绝缘层上，再形成第一介电层覆盖图案化金属层。接着进行低温退火工艺，再进行等离子处理工艺。于等离子处理工艺之后，形成第二介电层覆盖第一介电层。形成第三介电层覆盖第二介电层。形成漏极与源极于第三介电层上，其中漏极与源极与图案化半导体层接触。形成保护层于漏极与源极上。形成像素电极于保护层上，且像素电极与漏极接触。本发明亦提出一种像素结构由上述像素结构的制造方法所制成。
-
公开(公告)号：CN102832226A
公开(公告)日：2012-12-19
申请号：CN201210160762.9
申请日：2012-05-16
Applicant: 友达光电股份有限公司
CPC classification number: H01L27/1255 , H01L27/1218 , H01L27/1248 , H01L29/78603
Abstract: 一种主动元件阵列基板及其制造方法，该主动元件阵列基板包含软质基板、栅极、介电层、通道层、源极、漏极与像素电极。软质基板上定义有晶体管区与透光区。晶体管区与透光区相毗邻。栅极位于晶体管区的软质基板上。介电层覆盖栅极与软质基板。位于栅极上方的部分介电层具有第一厚度。位于透光区的软质基板上的部分介电层具有第二厚度。第二厚度小于第一厚度。通道层、源极与漏极均位于晶体管区的介电层上。通道层位于栅极的上方。源极与漏极位于通道层两侧且分别电性连接通道层。像素电极位于透光区的介电层上。此像素电极电性连接漏极。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.033 seconds)
