-
公开(公告)号：CN110853571B
公开(公告)日：2021-12-07
申请号：CN201911165475.5
申请日：2019-11-25
Applicant: 友达光电股份有限公司
IPC: G09G3/32
Abstract: 一种发光控制电路，包含：第一晶体管、电容、控制单元、第一及第二放电单元及电压提供单元。第一晶体管根据控制电压输出发光控制电压。控制单元根据发光时脉信号输出控制电压。第一放电单元包含相串联的第一及第二放电晶体管。第一及第二放电单元根据放电控制信号及发光时脉信号运行，以于导通时分别对控制单元及第一晶体管进行放电，并于关闭时停止放电。电压提供单元在发光时脉信号使第一放电单元以及第二放电单元停止放电时，提供放电抑制电压抑制第一放电单元的放电。
-
公开(公告)号：CN113205768A
公开(公告)日：2021-08-03
申请号：CN202110474640.6
申请日：2021-04-29
Applicant: 友达光电股份有限公司
IPC: G09G3/32 , G09G3/3208 , G09G3/3233 , G09G3/00
Abstract: 本发明提供一种显示面板。显示面板包括多个像素以及多个选择器。所述多个像素各包括多个子像素。所述多个子像素各包括发光二极管、驱动电路以及驱动数据检测线。驱动电路产生驱动电流，并依据驱动电流驱动发光二极管。驱动数据检测线耦接于发光二极管的阳极。驱动数据检测线传输关联于驱动电流的驱动数据。所述多个选择器各经由像素接收所述多个数据信号以及经由驱动数据检测线接收驱动数据，并反应于选择信号选择驱动数据以及所述多个数据信号的其中之一以作为受检测信号。
-
公开(公告)号：CN111341259A
公开(公告)日：2020-06-26
申请号：CN202010252591.7
申请日：2020-04-01
Applicant: 友达光电股份有限公司
IPC: G09G3/3208 , G11C19/28
Abstract: 移位暂存电路包括多个移位寄存器，各包括第一至第六晶体管与第一电容。第一晶体管接收前一级扫描信号或起始脉冲、接收第三频率信号且电性耦接至第一内部节点电压。第二晶体管接收第一频率信号、电性耦接至第一内部节点电压且输出本级扫描信号。第三晶体管电性耦接至第一参考电压、第二与第一内部节点电压。第四晶体管电性耦接至第一参考电压、第二内部节点电压与本级扫描信号。第五晶体管电性耦接至第二内部节点电压。第六晶体管电性耦接至第一参考电压、第一与第二内部节点电压。第一电容电性耦接于本级扫描信号与第一内部节点电压之间。
-
公开(公告)号：CN108335675B
公开(公告)日：2019-11-05
申请号：CN201810128004.6
申请日：2018-02-08
Applicant: 友达光电股份有限公司
IPC: G09G3/3275 , G09G3/3225 , G09G3/32
Abstract: 一种显示面板。像素阵列包括多个第一子像素、耦接这些第一子像素的第一源极线、与这些第一子像素显示同色光的多个第二子像素以及耦接这些第二子像素的第二源极线。多工器电路包括耦接于第一源极线与源极驱动器之间的第一开关以及耦接于第二源极线与源极驱动器之间的第二开关。第一补偿电容耦接于第一源极线与参考电压之间，其中第一补偿电容的电容值相关于第一开关的截止时间点。第二补偿电容耦接于第二源极线与参考电压之间，其中第二补偿电容的电容值相关于第二开关的截止时间点，其中第一开关的截止时间点不同于第二开关的截止时间点。
-
公开(公告)号：CN113205768B
公开(公告)日：2023-03-31
申请号：CN202110474640.6
申请日：2021-04-29
Applicant: 友达光电股份有限公司
IPC: G09G3/32 , G09G3/3208 , G09G3/3233 , G09G3/00
Abstract: 本发明提供一种显示面板。显示面板包括多个像素以及多个选择器。所述多个像素各包括多个子像素。所述多个子像素各包括发光二极管、驱动电路以及驱动数据检测线。驱动电路产生驱动电流，并依据驱动电流驱动发光二极管。驱动数据检测线耦接于发光二极管的阳极。驱动数据检测线传输关联于驱动电流的驱动数据。所述多个选择器各经由像素接收所述多个数据信号以及经由驱动数据检测线接收驱动数据，并反应于选择信号选择驱动数据以及所述多个数据信号的其中之一以作为受检测信号。
-
Patent Agency Ranking
公开(公告)号：CN114188304A
公开(公告)日：2022-03-15
申请号：CN202111477229.0
申请日：2021-12-06
Applicant: 友达光电股份有限公司
IPC: H01L23/528 , H01L27/15
Abstract: 一种半导体装置包括基板、第一、二半导体层、第一、二、三绝缘层及第一、二导电层。第一半导体层设于基板上且具第一部。第一绝缘层设于第一半导体层上。第一导电层设于第一绝缘层上且具第一部。第二绝缘层设于第一导电层上。第二半导体层设于第二绝缘层上且具第一部。第一半导体层第一部、第一导电层第一部及第二半导体层第一部沿远离基板方向依序设置。第三绝缘层设于第二半导体层上。第二导电层设于第三绝缘层上。第二导电层具第一、二、三及四部。第二导电层第一、二部彼此分离且通过第三绝缘层多个接触窗分别电连接至第一半导体层第一部不同两区。第二导电层第三、四部彼此分离且通过所述多个接触窗分别电连接至第二半导体层第一部不同两区。
-
公开(公告)号：CN114388602A
公开(公告)日：2022-04-22
申请号：CN202210026737.5
申请日：2022-01-11
Applicant: 友达光电股份有限公司
Abstract: 一种像素阵列基板，包括基底、主动元件层、第一挡墙结构、多个第二挡墙结构以及多个有机发光层。第一挡墙结构包括多个第一延伸部以及多个第二延伸部。多个第一延伸部沿着第一方向延伸。各第二延伸部在第二方向上位于相邻的两个第一延伸部之间。第一延伸部的厚度大于第二延伸部的厚度。各第二延伸部具有多个沟槽。第二挡墙结构沿着第一方向延伸，且位于第一延伸部上。
-
公开(公告)号：CN108717843B
公开(公告)日：2020-04-14
申请号：CN201810562337.X
申请日：2018-06-04
Applicant: 友达光电股份有限公司
IPC: G09G3/3266
Abstract: 本发明提供一种显示装置及其栅极驱动器。所述显示装置及其栅极驱动器，可以是把时脉信号和致能信号整合成同一信号，并且通过利用多个逻辑电路元件来对致能信号进行运算处理，以得到栅极驱动器所须的起始信号，藉此减少了栅极驱动器上的输入信号引脚数目。
-
公开(公告)号：CN110853571A
公开(公告)日：2020-02-28
申请号：CN201911165475.5
申请日：2019-11-25
Applicant: 友达光电股份有限公司
IPC: G09G3/32
Abstract: 一种发光控制电路，包含：第一晶体管、电容、控制单元、第一及第二放电单元及电压提供单元。第一晶体管根据控制电压输出发光控制电压。控制单元根据发光时脉信号输出控制电压。第一放电单元包含相串联的第一及第二放电晶体管。第一及第二放电单元根据放电控制信号及发光时脉信号运行，以于导通时分别对控制单元及第一晶体管进行放电，并于关闭时停止放电。电压提供单元在发光时脉信号使第一放电单元以及第二放电单元停止放电时，提供放电抑制电压抑制第一放电单元的放电。
-
公开(公告)号：CN109920824A
公开(公告)日：2019-06-21
申请号：CN201910176136.0
申请日：2019-03-08
Applicant: 友达光电股份有限公司
Abstract: 一种显示装置包括基底、辅助电极、缓冲层、多个主动元件以及多个发光元件。辅助电极形成于基底上，且重叠于主动区。缓冲层形成于辅助电极上。多个主动元件位于缓冲层上，且位于主动区中。多个发光元件分别电性连接多个主动元件。每个发光元件包括第一电极、第二电极以及位于第一电极与第二电极之间的发光层。每个第二电极电性连接辅助电极。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.023 seconds)
