-
公开(公告)号：CN111398795B
公开(公告)日：2022-07-08
申请号：CN202010264035.1
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G01R31/317
Abstract: 本发明的目的是提供一种FPGA内部DSP单元测试设备及使用方法，用于对FPGA芯片内部的DSP单元进行功能、性能的全覆盖测试且实现测试系统的低成本、小型化，基于PXI工控机平台，在工控机内部集成3U PXI可编程码型发生器模块作为时钟源，3U PXI电源模块作为FPGA内部数字信号处理单元电路DSP测试时候的可控电源，3U PXI示波器模块测试DSP交直流模拟参数，自行研发的低成本FPGADSP电路测试PCB硬件平台，在PXI工控机中，基于PXI总线实现测试模块，测试PCB硬件平台间的通信，基于LABVIEW软件环境，设计集成DSP电路测试软件实现DSP的全功能全性能测试，实现测试的低成本、小型化。
-
公开(公告)号：CN107547653B
公开(公告)日：2021-03-30
申请号：CN201710814048.X
申请日：2017-09-11
Applicant: 华北水利水电大学
IPC: H04L29/08
Abstract: 本发明提供了一种分布式文件存储系统，包括数据存储服务器集群子系统和文件管理服务器集群子系统，文件管理服务器集群子系统包括至少两个存储卷，每个存储卷至少包括两个存储节点服务器，卷内各个存储节点服务器互为备份和镜像，且各卷内存储节点服务器的存储容量的差值小于第一设定值；所述文件管理服务器集群子系统用于客户文件上传、存储管理和存储服务器集群同步。本发明提供了一个海量、超大规模、可扩展、松耦合的分布式文件系统，在性能上得到了大幅度的提高，在动态扩展上得到了极大的改善，可支持文件秒传、流媒体实时播放、超大数据文件存储、多用户文件共享和保护，为目前大数据时代的数据存储技术提供了基础服务。
-
公开(公告)号：CN111366841A
公开(公告)日：2020-07-03
申请号：CN202010264339.8
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G01R31/317 , G01R31/3181 , G05B23/02
Abstract: 本发明的目的是提供一种FPGA可编程逻辑单元测试设备及使用方法，用于对FPGA芯片中的CLB进行功能和性能的全覆盖测试且实现测试系统的低成本、小型化，基于PCIE工控机平台，在工控机内部集成3U PCIE电源模块作为待测FPGA的CLB测试时候的可控电源用于电源方面参数测试；3U PCIE示波器模块测试CLB交直流模拟参数；在CLB测试板载硬件平台上的激励FPGA内部集成误码测试模块以满足CLB功能测试需求；利用激励FPGA内部的时钟模块产生可变时钟，满足CLB测试时对参考时钟的需求从而完成对FPGA上CLB的全功能、全性能测试，实现测试的低成本、小型化。
-
公开(公告)号：CN111308330A
公开(公告)日：2020-06-19
申请号：CN202010263121.0
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G01R31/317 , G01R31/3183
Abstract: 本发明提供了一种针对FPGA的DCM的测试系统及方法，用于对FPGA的DCM进行功能、性能的全覆盖测试，通过将码型发生器模块、测试仪器模块、矢量网络分析仪模块、程控电源模块集成在PXI工控机内部，并采用DCM测试PCB，通过USB JTAG下载器将PXI工控机与DCM测试PCB连接共同构建一个测试系统，使测试系统更简单，通过PXI工控机控制USB JTAG下载器实现对各测试用例的下载，在PXI工控机上选择各测试项目并预先设定各测试项目的测试参数，在测试过程中根据预先设定内容将FPGA的DCM输出管脚的输出信号通过开关矩阵模块输入到示波器模块、频谱仪模块以及矢量网络分析仪模块，进而实现对FPGA的DCM的功能、性能的全覆盖测试，减少手动设置，降低操作的时间，大幅度提高FPGA的DCM模块的测试效率。
-
公开(公告)号：CN109063752A
公开(公告)日：2018-12-21
申请号：CN201810785098.4
申请日：2018-07-17
Applicant: 华北水利水电大学
CPC classification number: G06K9/6268 , G06F9/544 , G06F9/546
Abstract: 本发明公开了基于神经网络的多源高维多尺度实时数据流的分拣方法，涉及计算机高维数据分类技术领域，设计一个管道式的信息处理模型，该模型使用抽象工厂方式忽略了设备间数据格式的差异，然后使用消息泵机制将不同信道采集的多通道异构数据泵入数据处理管道，采用协处理器中间件方式完成异构消息的协同处理，在协处理器内部采用神经网络结构对多源高维数据进行分类处理，从而有效地解决了多通道信号分类融合处理问题。本发明通过研究现有分类器的优缺点，提出了一种改进的分拣方法，该方案融入人工智能的神经网络算法，通过对分类器的优化设计，满足了高维多尺度高速实时数据流的分拣。
-
Patent Agency Ranking
公开(公告)号：CN108858194A
公开(公告)日：2018-11-23
申请号：CN201810753561.7
申请日：2018-07-10
Applicant: 华北水利水电大学
IPC: B25J9/16
Abstract: 本发明涉及一种布尔网络机器人的控制方法及装置，该方法包括：构建机器人的布尔网络模型；根据布尔网络模型中的动力学描述，采用叠加法或者展开法对布尔网络模型中的每个节点求取对应的辅助矩阵；根据求取出的辅助矩阵，计算节点结构矩阵；利用网络结构矩阵和节点结构矩阵之间的对应关系，得到网络结构矩阵；根据网络结构矩阵对布尔网络机器人进行控制。本发明通过将网络结构矩阵的计算问题转化为对一种具有特殊结构的辅助矩阵的求解上，然后采用叠加或展开方法把辅助矩阵的计算转化为简单的矩阵操作，降低了计算复杂度，大大加快了计算速度，满足了机器人控制中的实时性要求。
-
公开(公告)号：CN103888227A
公开(公告)日：2014-06-25
申请号：CN201410160335.X
申请日：2014-04-21
Applicant: 华北水利水电大学
IPC: H04L1/00 , H04L12/931
Abstract: 本发明公开了一种基于VL的数据帧接收分析设备，其中，所述接收分析设备包括接口电路、FPGA模块、工控核心CPU和外部DDR3，所述FPGA模块包括帧识别校验模块、帧统计模块、定时及秒中断发生模块、帧捕获模块、分析模块和缓存模块，所述接口电路用于实现从网络数据的物理电信号到数字信号的转换；所述FPGA模块用于对所述数字信号进行VL数据帧的分析处理，并将实时捕获的数据存放到所述外部DDR3上；所述工控核心CPU用于本地电路的控制和配置。硬件分时的方式对接收到的基于VL的数据帧进行处理，保证了对基于VL的AFDX数据帧的硬件实时处理和软件实时刷新。
-
公开(公告)号：CN109541163B
公开(公告)日：2021-06-04
申请号：CN201811413791.5
申请日：2018-11-26
Applicant: 华北水利水电大学
IPC: G01N33/18
Abstract: 本发明涉及水质监测技术领域，尤其涉及多功能水质监测办公平台。所述多功能水质监测办公平台包括自行车本体、尾座、固定扣、两个侧板及锁杆，所述尾座位于自行车本体尾部，固定扣由旋转条和连接件构成，连接件和侧板转动连接，旋转条一端和尾座转动连接，转动条另一端开设有齿槽，旋转条通过齿槽和连接件啮合连接，锁杆用于将侧板扣紧在尾座上。本发明不仅便于监测设备的运输，还可以通过固定扣将侧板和板面固定、形成一个工作台，从而便于进行水质监测。
-
公开(公告)号：CN108858194B
公开(公告)日：2020-10-27
申请号：CN201810753561.7
申请日：2018-07-10
Applicant: 华北水利水电大学
IPC: B25J9/16
Abstract: 本发明涉及一种布尔网络机器人的控制方法及装置，该方法包括：构建机器人的布尔网络模型；根据布尔网络模型中的动力学描述，采用叠加法或者展开法对布尔网络模型中的每个节点求取对应的辅助矩阵；根据求取出的辅助矩阵，计算节点结构矩阵；利用网络结构矩阵和节点结构矩阵之间的对应关系，得到网络结构矩阵；根据网络结构矩阵对布尔网络机器人进行控制。本发明通过将网络结构矩阵的计算问题转化为对一种具有特殊结构的辅助矩阵的求解上，然后采用叠加或展开方法把辅助矩阵的计算转化为简单的矩阵操作，降低了计算复杂度，大大加快了计算速度，满足了机器人控制中的实时性要求。
-
公开(公告)号：CN109709472A
公开(公告)日：2019-05-03
申请号：CN201910071657.X
申请日：2019-01-25
Applicant: 华北水利水电大学
IPC: G01R31/28
Abstract: 本发明公开了一种FPGA配置电路CFG的测试系统和测试方法，测试系统包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内，测试方法依次包括选定配置控制器、码型发生器向测试FPGA和待测FPGA芯片提供时钟信号、下载测试向量并输出测试bits、待测FPGA芯片下载测试bits进行测试、测试结果与测试信息进行关联并存储；本发明实现对FPGA配置电路CFG性能的全方面、高性能测试，且集成度高，灵活性高，使用方便，通过减少人工测试的干预，减少手动切换和操作的时间，大幅度提高FPGA芯片配置电路CFG的测试效率。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.045 seconds)
