-
公开(公告)号：CN109885434A
公开(公告)日：2019-06-14
申请号：CN201910071656.5
申请日：2019-01-25
Applicant: 华北水利水电大学
IPC: G06F11/22 , G06F11/273
Abstract: 本发明公开了一种FPGA高速SerDes接口的集成测试系统及方法，包括中央处理模块、交换机、数字程控电源、码型发生器、测试仪器模块和SerDes接口测试PCB，本发明通过集成分离的专项测试仪仪器，通过搭载SerDes接口测试PCB硬件平台，在中央处理模块中实现对测试仪器的远程控制和集成，同时，实现对所需参数的测试和记录，并将测试记录在中央处理模块上集中输出，从而实现对SerDes芯片参数的全覆盖测试，通过减少人工测试的干预，减少手动切换，操作的时间，大幅度提高FPGA芯片SerDes接口的测试效率。
-
公开(公告)号：CN105116802B
公开(公告)日：2017-09-26
申请号：CN201510506119.0
申请日：2015-08-17
Applicant: 华北水利水电大学
IPC: G05B19/042
Abstract: 本发明公开了一种确定性时钟抖动的产生装置及方法，包括电源模块、上位机模块、PXI总线控制模块、FPGA、采样时钟产生模块、D/A转换模块、抖动信号调理模块和时钟变换模块；首先，本发明利用上位机模块通过PXI总线控制模块在FPGA中产生数字的时钟抖动信号，可以避免传统的由模拟电路产生时钟抖动的方法带来的误差，使时钟抖动的结构更加的准确可靠；其次，本发明采用了集成化的PCI9054接口芯片、ADF4106集成频率合成芯片和ADCLK915时钟转换芯片，大大减小了装置的电路复杂程度以及模拟化程度，不仅可以优化电路，还可以使装置产生时钟抖动的结果的准确性大大提高；最后，本发明采用FPGA作为信号产生源，避免了昂贵的测试仪器的使用，节省了时钟抖动产生的成本。
-
公开(公告)号：CN103944679B
公开(公告)日：2017-09-22
申请号：CN201410161476.3
申请日：2014-04-21
Applicant: 华北水利水电大学
IPC: H04L1/00 , H04L12/931
Abstract: 本发明公开了一种基于VL的数据帧并发业务发生设备，其中，所述数据帧并发业务发生设备包括帧净荷数据寄存器、FPGA模块、MAC层接口电路，所述FPGA模块包括控制信息寄存器、帧序号硬件并发处理电路、SN序号发生电路、帧间隔并发处理模块、帧间隔控制模块、帧汇聚模块；所述FPGA模块首先读出帧控制信息和帧净荷数据，然后将SN序号发生电路生成的帧序号附加到数据帧帧尾形成完整的数据帧，完整的数据帧后通过帧间隔控制模块送到帧汇聚模块进行数据帧重排，最后送到MAC层接口电路进行数据帧的物理发送。在2048范围内的VL数据帧可以实现硬件的并发操作控制，每个VL数据帧均有自己的专属控制信息寄存器。
-
公开(公告)号：CN108858194B
公开(公告)日：2020-10-27
申请号：CN201810753561.7
申请日：2018-07-10
Applicant: 华北水利水电大学
IPC: B25J9/16
Abstract: 本发明涉及一种布尔网络机器人的控制方法及装置，该方法包括：构建机器人的布尔网络模型；根据布尔网络模型中的动力学描述，采用叠加法或者展开法对布尔网络模型中的每个节点求取对应的辅助矩阵；根据求取出的辅助矩阵，计算节点结构矩阵；利用网络结构矩阵和节点结构矩阵之间的对应关系，得到网络结构矩阵；根据网络结构矩阵对布尔网络机器人进行控制。本发明通过将网络结构矩阵的计算问题转化为对一种具有特殊结构的辅助矩阵的求解上，然后采用叠加或展开方法把辅助矩阵的计算转化为简单的矩阵操作，降低了计算复杂度，大大加快了计算速度，满足了机器人控制中的实时性要求。
-
公开(公告)号：CN109709472A
公开(公告)日：2019-05-03
申请号：CN201910071657.X
申请日：2019-01-25
Applicant: 华北水利水电大学
IPC: G01R31/28
Abstract: 本发明公开了一种FPGA配置电路CFG的测试系统和测试方法，测试系统包括中央处理模块、交换机、程控数字电源、码型发生器和CFG测试PCB，CFG测试PCB上设有FPGA测试夹具组、JTAG下载模块、测试FPGA、配置芯片、参考时钟接口和电源接口，待测FPGA芯片设置在FPGA测试夹具组内，测试方法依次包括选定配置控制器、码型发生器向测试FPGA和待测FPGA芯片提供时钟信号、下载测试向量并输出测试bits、待测FPGA芯片下载测试bits进行测试、测试结果与测试信息进行关联并存储；本发明实现对FPGA配置电路CFG性能的全方面、高性能测试，且集成度高，灵活性高，使用方便，通过减少人工测试的干预，减少手动切换和操作的时间，大幅度提高FPGA芯片配置电路CFG的测试效率。
-
Patent Agency Ranking
公开(公告)号：CN105162543B
公开(公告)日：2017-12-08
申请号：CN201510506126.0
申请日：2015-08-17
Applicant: 华北水利水电大学
IPC: H04J3/06
Abstract: 本发明公开了一种用于SDH时钟抖动测试的装置及方法，包括电源模块、信号输入模块、光电转换模块、差分放大模块、时钟恢复模块、跟踪时钟恢复模块、抖动恢复模块、信号调理模块、A/D转换模块，FPGA抖动测试模块、PXI总线控制模块和上位机模块；首先，本发明采用FPGA抖动测试模块，避免了昂贵的测试仪器的使用，节省了SDH时钟抖动测试的成本；其次，本发明采用集成化的时钟恢复芯片ADN2812、差分放大器ADL5565和接口芯片PCI9054等，减小了测试电路的面积和复杂性，也减少了PLL电路的使用；最后，本发明采用上位机模块对FPGA抖动测试模块控制测试的方式，减少了模拟电路的使用，使SDH时钟抖动的测试结果更加的可靠。
-
公开(公告)号：CN111398795B
公开(公告)日：2022-07-08
申请号：CN202010264035.1
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G01R31/317
Abstract: 本发明的目的是提供一种FPGA内部DSP单元测试设备及使用方法，用于对FPGA芯片内部的DSP单元进行功能、性能的全覆盖测试且实现测试系统的低成本、小型化，基于PXI工控机平台，在工控机内部集成3U PXI可编程码型发生器模块作为时钟源，3U PXI电源模块作为FPGA内部数字信号处理单元电路DSP测试时候的可控电源，3U PXI示波器模块测试DSP交直流模拟参数，自行研发的低成本FPGADSP电路测试PCB硬件平台，在PXI工控机中，基于PXI总线实现测试模块，测试PCB硬件平台间的通信，基于LABVIEW软件环境，设计集成DSP电路测试软件实现DSP的全功能全性能测试，实现测试的低成本、小型化。
-
公开(公告)号：CN111366841A
公开(公告)日：2020-07-03
申请号：CN202010264339.8
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G01R31/317 , G01R31/3181 , G05B23/02
Abstract: 本发明的目的是提供一种FPGA可编程逻辑单元测试设备及使用方法，用于对FPGA芯片中的CLB进行功能和性能的全覆盖测试且实现测试系统的低成本、小型化，基于PCIE工控机平台，在工控机内部集成3U PCIE电源模块作为待测FPGA的CLB测试时候的可控电源用于电源方面参数测试；3U PCIE示波器模块测试CLB交直流模拟参数；在CLB测试板载硬件平台上的激励FPGA内部集成误码测试模块以满足CLB功能测试需求；利用激励FPGA内部的时钟模块产生可变时钟，满足CLB测试时对参考时钟的需求从而完成对FPGA上CLB的全功能、全性能测试，实现测试的低成本、小型化。
-
公开(公告)号：CN111308330A
公开(公告)日：2020-06-19
申请号：CN202010263121.0
申请日：2020-04-07
Applicant: 华北水利水电大学
IPC: G01R31/317 , G01R31/3183
Abstract: 本发明提供了一种针对FPGA的DCM的测试系统及方法，用于对FPGA的DCM进行功能、性能的全覆盖测试，通过将码型发生器模块、测试仪器模块、矢量网络分析仪模块、程控电源模块集成在PXI工控机内部，并采用DCM测试PCB，通过USB JTAG下载器将PXI工控机与DCM测试PCB连接共同构建一个测试系统，使测试系统更简单，通过PXI工控机控制USB JTAG下载器实现对各测试用例的下载，在PXI工控机上选择各测试项目并预先设定各测试项目的测试参数，在测试过程中根据预先设定内容将FPGA的DCM输出管脚的输出信号通过开关矩阵模块输入到示波器模块、频谱仪模块以及矢量网络分析仪模块，进而实现对FPGA的DCM的功能、性能的全覆盖测试，减少手动设置，降低操作的时间，大幅度提高FPGA的DCM模块的测试效率。
-
公开(公告)号：CN108858194A
公开(公告)日：2018-11-23
申请号：CN201810753561.7
申请日：2018-07-10
Applicant: 华北水利水电大学
IPC: B25J9/16
Abstract: 本发明涉及一种布尔网络机器人的控制方法及装置，该方法包括：构建机器人的布尔网络模型；根据布尔网络模型中的动力学描述，采用叠加法或者展开法对布尔网络模型中的每个节点求取对应的辅助矩阵；根据求取出的辅助矩阵，计算节点结构矩阵；利用网络结构矩阵和节点结构矩阵之间的对应关系，得到网络结构矩阵；根据网络结构矩阵对布尔网络机器人进行控制。本发明通过将网络结构矩阵的计算问题转化为对一种具有特殊结构的辅助矩阵的求解上，然后采用叠加或展开方法把辅助矩阵的计算转化为简单的矩阵操作，降低了计算复杂度，大大加快了计算速度，满足了机器人控制中的实时性要求。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.022 seconds)
