一种总线控制的时钟延时电路

    公开(公告)号:CN116979936B

    公开(公告)日:2024-12-13

    申请号:CN202310875774.8

    申请日:2023-07-17

    Abstract: 本发明公开了一种总线控制的时钟延时电路,包括:时钟输入端、总线控制输入端、最终输出端、N个延时单元和或门;延时单元包括接收端、发送端、控制端和输出端;各级延时单元通过接收端和发送端进行串接,第一级延时单元的接收端与时钟输入端连接,总线控制输入端包括N个数据位,延时单元的控制端分别与总线控制输入端的各数据位连接;N个延时单元的输出端依次连接或门的输入极,或门的输出极与后级的或门输入极级联,实现最终输出端输出一路信号;总线控制输入端接收外部总线控制信号,通过改变总线控制信号中置高电平的数据位的位置,实现在线控制最终输出端输出的时钟信号的延时时间;实现总线控制信号定量调节时钟信号延迟。

    一种总线控制的时钟延时电路

    公开(公告)号:CN116979936A

    公开(公告)日:2023-10-31

    申请号:CN202310875774.8

    申请日:2023-07-17

    Abstract: 本发明公开了一种总线控制的时钟延时电路,包括:时钟输入端、总线控制输入端、最终输出端、N个延时单元和或门;延时单元包括接收端、发送端、控制端和输出端;各级延时单元通过接收端和发送端进行串接,第一级延时单元的接收端与时钟输入端连接,总线控制输入端包括N个数据位,延时单元的控制端分别与总线控制输入端的各数据位连接;N个延时单元的输出端依次连接或门的输入极,或门的输出极与后级的或门输入极级联,实现最终输出端输出一路信号;总线控制输入端接收外部总线控制信号,通过改变总线控制信号中置高电平的数据位的位置,实现在线控制最终输出端输出的时钟信号的延时时间;实现总线控制信号定量调节时钟信号延迟。

    成像分辨率可配置多谱段TDI-CMOS图像传感器

    公开(公告)号:CN116782046A

    公开(公告)日:2023-09-19

    申请号:CN202310762773.2

    申请日:2023-06-26

    Abstract: 本发明公开了一种成像分辨率可配置多谱段TDI‑CMOS图像传感器,包括:多谱段像元阵列、时序驱动电路、数字binning读出电路和配置电路;其中,所述多谱段像元阵列将光信号转换为图像电信号,将图像电信号传输给所述数字binning读出电路;所述数字binning读出电路接收图像电信号,将图像电信号进行数字量化、水平方向数字binning操作,输出处理后数字图像;所述时序驱动电路给所述多谱段像元阵列提供正常工作的时序;所述配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置,同时检测电路工作状态。本发明满足系统对分辨率和信噪比要求,减少片外数据存储和数据处理的资源占用。

    一种数字信号的冷备份接口电路

    公开(公告)号:CN104821814B

    公开(公告)日:2017-12-22

    申请号:CN201510229418.4

    申请日:2015-05-07

    Abstract: 本发明公开了一种数字信号的冷备份接口电路,包括驱动单元、主接收单元和备接收单元,每个接收单元由电源电压VCC、隔离二极管D1、补偿二极管D2、电阻R2、电阻R3、电源地GND和接收芯片组成,电源电压VCC通过电阻R2分别与隔离二极管D1的阳极、补偿二极管D2的阳极相连,隔离二极管D1的阴极与驱动单元相连,补偿二极管D2的阴极分别与接收芯片的输入端,电阻R3的一端相连,接收芯片对接收的信号进行电平转换和缓冲,接收芯片的输出端作为接收单元的输出端;电阻R3的另一端接地。本发明结构简单、功耗低,能够实现断电情况下的信号隔离,避免了不工作的接收芯片受损伤,且解决了串电问题。

    成像分辨率可配置多谱段TDI-CMOS图像传感器

    公开(公告)号:CN116782046B

    公开(公告)日:2025-05-02

    申请号:CN202310762773.2

    申请日:2023-06-26

    Abstract: 本发明公开了一种成像分辨率可配置多谱段TDI‑CMOS图像传感器,包括:多谱段像元阵列、时序驱动电路、数字binning读出电路和配置电路;其中,所述多谱段像元阵列将光信号转换为图像电信号,将图像电信号传输给所述数字binning读出电路;所述数字binning读出电路接收图像电信号,将图像电信号进行数字量化、水平方向数字binning操作,输出处理后数字图像;所述时序驱动电路给所述多谱段像元阵列提供正常工作的时序;所述配置电路对时序驱动电路和数字binning读出电路的工作模式进行设置,同时检测电路工作状态。本发明满足系统对分辨率和信噪比要求,减少片外数据存储和数据处理的资源占用。

Patent Agency Ranking