-
公开(公告)号：CN103196828A
公开(公告)日：2013-07-10
申请号：CN201310134457.7
申请日：2013-04-17
Applicant: 北京工业大学
IPC: G01N19/04
Abstract: 一种用于测量铜填充TSV孔界面强度的测试方法，属于三维电子封装测试领域。使用纳米压痕仪将TSV电镀铜柱从TSV通孔中压出，得到压出过程中压头上的载荷/位移曲线，并在压出的不同阶段进行卸载再加载，得到卸载、加载曲线。并使用原子力显微镜（AMF）得到卸载后铜柱顶端距TSV转接板上表面的距离。通过分析可以得到界面发生破坏所消耗的能量即界面开裂功，用界面开裂功除以发生破坏界面的面积既可以得到界面的临界应变能释放率。使用该方法可以得到TSV在实际生产过程中不同电镀工艺产生的界面的强度，通过对比选择最适合的电镀工艺，以提高TSV在服役过程中的可靠性。
-
公开(公告)号：CN103021983A
公开(公告)日：2013-04-03
申请号：CN201210478722.9
申请日：2012-11-22
Applicant: 北京工业大学
IPC: H01L23/485 , H01L21/60 , H01L27/146
CPC classification number: H01L2224/48091 , H01L2224/48227 , H01L2924/1461 , H01L2924/00014 , H01L2924/00
Abstract: 一种晶圆级芯片尺寸封装及其制造方法，属于传感器领域。其包括晶圆，晶圆的正面为形成图像传感区的第一表面，晶圆的负面为第二表面；第一表面自上而下：微镜头、金属互联层和光学交互区；在第一表面制作未穿透硅衬底的硅通孔和重分布层，光学交互区周围的I/O连接到硅通孔；硅通孔孔壁制作作钝化层并填充；在重分布层上用聚合物材料制作第二保护层；第一表面与玻璃片之间键合，玻璃片和晶圆之间形成空腔；第二表面进行减薄，通过蚀刻工艺形成凹槽结构并暴露出硅通孔；第二表面上制作线路层将硅通孔连接到焊盘垫；在线路层上制作防焊层并暴露焊盘垫；焊球在焊盘垫上。本发明减少了工艺流程，提高了产品可靠性、生产效率，降低了生产的成本。
-
公开(公告)号：CN102543907A
公开(公告)日：2012-07-04
申请号：CN201110460400.7
申请日：2011-12-31
Applicant: 北京工业大学
IPC: H01L23/31 , H01L23/495 , H01L23/367 , H01L21/56
CPC classification number: H01L24/97 , H01L24/73 , H01L2224/16245 , H01L2224/32245 , H01L2224/48247 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2924/14 , H01L2924/18161 , H01L2924/30107 , H01L2924/3011 , H01L2224/81 , H01L2924/00012 , H01L2924/00
Abstract: 本发明公开了一种热增强型四边扁平无引脚倒装芯片封装及制造方法。本封装包括引线框架、第一金属材料层、第二金属材料层、具有凸点的IC芯片、绝缘填充材料、粘贴材料、散热片、导热隔片和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。第一金属材料层和第二金属材料层分别配置于引线框架上表面和下表面。具有凸点的IC芯片倒装焊接配置于引线框架上表面的第一金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。导热隔片通过粘贴材料配置于IC芯片与芯片载体之间。散热片通过粘贴材料配置于IC芯片无缘面上。通过塑封材料包覆形成封装件。本发明提供了一种高可靠性、低成本、高I/O密度的QFN封装。
-
公开(公告)号：CN108376702B
公开(公告)日：2022-06-21
申请号：CN201810013391.9
申请日：2018-01-07
Applicant: 北京工业大学 , 全球能源互联网研究院有限公司
IPC: H01L29/417 , H01L29/739
Abstract: 一种用于压接式IGBT模块的弹性多孔结构电极，涉及先进输电技术用IGBT模块领域。将原来刚性凸台式发射极电极端部植入弹性多孔结构，制作成弹性多孔结构电极。在压接装配过程中，保证芯片不受损的情况下通过该结构的弹塑性变形有效的弥补由厚度差异带来的压力分布不均衡。本发明专利是利用3D打印技术中的选区激光熔化技术一体成型制备出弹性多孔结构电极，简化了生产工艺。同时通过合理选择端部多孔结构及材料，满足压接式IGBT中芯片高均流特性和高载流能力的要求。
-
公开(公告)号：CN105140140B
公开(公告)日：2018-07-13
申请号：CN201510420462.3
申请日：2015-07-16
Applicant: 北京工业大学
IPC: H01L21/60
CPC classification number: H01L2224/11
Abstract: 一种新型晶圆级焊锡微凸点的制作方法，属于半导体芯片封装领域。本发明首先利用以曝光显影形成开口的光刻胶作为掩膜，在凸点下金属层上依次电镀铜层、阻挡层、焊料合金，并使得焊料合金完全包裹住底部的铜层‑阻挡层。然后通过先回流后去胶的方法形成焊锡微凸点，最后以微凸点作为刻蚀掩膜利用湿法刻蚀工艺去除多余的凸点下金属层。本发明能够避免凸点下金属层进行各向同性刻蚀时凸点层的电镀铜受到过度刻蚀，避免微凸点回流塌陷发生桥接，进而提高微凸点及封装产品的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN105006458A
公开(公告)日：2015-10-28
申请号：CN201510420475.0
申请日：2015-07-16
Applicant: 北京工业大学
CPC classification number: H01L2224/11
Abstract: 一种带包封的芯片封装结构与实现工艺，其工艺流程如下：提供晶圆；对晶圆背面进行减薄；翻膜后在所述晶圆功能面进行线路引出，形成金属布线层；在线路层上涂覆一层绝缘层；在该绝缘层上刻蚀出植球焊盘并植焊球；再次翻膜后对晶圆进行切割；在晶圆的背面覆盖一层绝缘层，同时，也会将切割道进行填充；将晶圆进行切割分离成单个芯片，形成六面包覆结构。该带包封的芯片封装结构可以改善产品生产过程中对硅造成的不良影响，如吸潮、分层或其他破损，提升芯片保护等级，减少包封材料CTE差距对芯片造成的影响。进而改善产品的可靠性，提高产品良率。
-
公开(公告)号：CN104409464A
公开(公告)日：2015-03-11
申请号：CN201410677794.5
申请日：2014-11-23
Applicant: 北京工业大学
IPC: H01L27/146
Abstract: 本发明公开了一种带应力保护结构的高可靠性影像传感器封装，属于影像传感器封装领域。所述的封装结构包括：1.盖板，在所述盖板正面制作有空腔结构；2.晶圆，其包含晶圆正面和晶圆背面；3.影像传感区和焊盘都分布在晶圆正面，其中焊盘分布在影像传感区的周边，并实现导通；4.键合胶，位于盖板和晶圆之间，将二者键合在一起；5.在晶圆背面依次制作有钝化层、金属层、防焊层，通过上述结构组成的重分布线路层，将晶圆正面的焊盘与晶圆背面的焊球实现导通。通过本发明实施的封装结构，首先，降低了封装结构的厚度；其次，降低了金属层中的应力；最后，提高了切割工艺良率，增强了封装的可靠性。
-
公开(公告)号：CN102944336B
公开(公告)日：2015-03-04
申请号：CN201210460034.X
申请日：2012-11-15
Applicant: 北京工业大学
IPC: G01L1/00
Abstract: 一种用于测量TSV电镀铜残余应力的试样夹持与定位装置，属于三维电子封装测试领域。其包括簧片、夹具底座、精密位移台、夹具座、调整臂、螺钉，其中夹具底座上有导轨，导轨底面上有长方形缝隙，实验时试样可沿导轨滑动，试样上的每排铜柱可分别与缝隙对齐，进行实验。簧片通过螺钉固定在夹具底座上，实验时簧片对试样施加向下的压力，固定试样。夹具座和调整臂通过螺栓固定在精密位移台上，夹具座上有圆形通孔和定位条，同于在调整试样位置的时候定位夹具。本发明结构简单、易于操作、并能实现试样在微米尺度上的精确定位。
-
公开(公告)号：CN103090999B
公开(公告)日：2015-01-14
申请号：CN201310010900.X
申请日：2013-01-11
Applicant: 北京工业大学
IPC: G01L1/00
Abstract: 一种用于TSV填充铜残余应力测量的加热装置，属于封装设备技术领域，包括夹具部分、加热部分和调整载台部分。本发明夹具上的导轨结构可满足一次装卡即可对TSV转接板上的所有铜柱的压出应力进行测量，导轨底面上的缝隙可满足调整一次TSV转接板的位置即可对一排铜柱的压出应力进行测量，使铜柱与载台通孔的对中简单、精确，大大简化了实验的过程，节省实验成本，使用定位弹簧片结构，既能满足TSV转接板左右和上下方向的定位，又可以满足TSV转接板在平面上滑动，结构简单，使用方便。本发明可以对试样进行加热，加热部分可精确控制试样温度，夹具上的加紧弹簧片和定位弹簧片可以有效的消除试样加热时由于试样和夹具材料热膨胀系数的不同而产生的额外应力。
-
公开(公告)号：CN103165475A
公开(公告)日：2013-06-19
申请号：CN201210548637.5
申请日：2012-12-17
Applicant: 北京工业大学
CPC classification number: H01L24/97 , H01L2224/32245 , H01L2224/48091 , H01L2224/48095 , H01L2224/48247 , H01L2224/48257 , H01L2224/73265 , H01L2224/92247 , H01L2224/97 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明公开了一种半导体封装器件的制造方法。制造形成的QFN半导体封装器件的芯片载荷和引脚无需基于事先制作成型的引线框架结构，而是在封装工艺过程中，有机结合蚀刻、电镀、化学镀方法形成具有的台阶结构的芯片载体和引脚，采用塑封材料进行包封，塑封完成后，采用蚀刻或者机械磨削方法形成独立的芯片载体和引脚。
-
-
-
-
-
-
-
-
-
Search Results
75
records
(took 0.025 seconds)
