-
公开(公告)号：CN101192520A
公开(公告)日：2008-06-04
申请号：CN200710194088.5
申请日：2007-11-30
Applicant: 住友电气工业株式会社
CPC classification number: H01L29/2003 , C30B25/02 , C30B29/406 , H01L21/02389 , H01L21/02433 , H01L21/02458 , H01L21/02516 , H01L21/0254 , H01L21/0262 , H01L21/02658
Abstract: 提供一种半导体器件制造方法，从而以高成品率制造具有优异特性的半导体器件。该半导体器件制造方法包括：制备GaN衬底(10)的步骤，该GaN衬底具有反向域(10t)聚集面积(Stcm2)与GaN衬底(10)的主面(10m)的总面积(Scm2)的比率St/S，该比率不大于0.5，在沿着作为GaN衬底(10)主面(10m)的(0001)Ga面的反向域(10t)的密度为Dcm－2，其中在[0001]方向上的极性相关于矩阵(10s)反向的情况下的所述反向域的表面面积为1μm2或更大；以及在GaN衬底(10)的主面10m上生长至少单层半导体层(20)以形成半导体器件(40)的步骤，其中半导体器件(40)的主面40m的面积Sc和反向域(10t)的密度D的乘积Sc×D小于2.3。
-
公开(公告)号：CN1295772C
公开(公告)日：2007-01-17
申请号：CN03800627.8
申请日：2003-01-23
Applicant: 住友电气工业株式会社
IPC: H01L21/66
Abstract: 一种方便测量半导体外延晶片击穿电压的测量方法，以及一种实现较高耐受电压的半导体外延晶片。在根据本发明的半导体外延晶片(10)的耐受电压测量方法中，仅仅使用肖特基触点来测量触点(14、18)之间的耐受电压，而不需要使用电阻触点。由于相应地省略了形成电阻触点的制造过程，从而半导体外延晶片可以方便地用于耐受电压测量的测试。因此，可以方便地测量晶片(10)的耐受电压。另外，因为在由晶片(10)制造成实际装置之前可以对电极之间的耐受电压进行测量，从而可以在不合格晶片(10)进入实际装置制造过程之间将其去除。因此，与在实际装置制作后测量触点间的击穿电压V2的传统测量方法相比，所产生的损失得以降低。
-
公开(公告)号：CN110692143B
公开(公告)日：2023-04-28
申请号：CN201880035352.7
申请日：2018-04-18
Applicant: 住友电气工业株式会社
IPC: H10N10/851 , B82Y30/00 , B82Y40/00 , C01B33/06 , H10N10/857 , H10N10/01
Abstract: 一种板状热电转换材料，其具有第一主表面和在所述第一主表面的相反侧的第二主表面，并且由彼此接触的多个半导体颗粒形成。所述半导体颗粒各自包含由含有非晶质相的半导体构成的粒子和覆盖所述粒子的氧化层。所述第一主表面与所述第二主表面之间的距离超过0.5mm。
-
公开(公告)号：CN113584593A
公开(公告)日：2021-11-02
申请号：CN202110717986.4
申请日：2017-09-21
Applicant: 住友电气工业株式会社
Abstract: 本发明涉及一种半绝缘性砷化镓晶体基板，所述半绝缘性砷化镓晶体基板具有主表面，所述主表面具有(100)的平面取向和2Rmm的直径，所述主表面在以在[010]方向上距所述主表面的中心的距离分别为0mm、0.5Rmm和(R‑17)mm的点为中心的三个测量区域中的每一个区域中具有5×107Ω·cm以上的比电阻的平均值和0.50以下的变异系数，所述变异系数通过用比电阻的标准偏差除以比电阻的平均值而得到。
-
公开(公告)号：CN110692143A
公开(公告)日：2020-01-14
申请号：CN201880035352.7
申请日：2018-04-18
Applicant: 住友电气工业株式会社
Abstract: 一种板状热电转换材料，其具有第一主表面和在所述第一主表面的相反侧的第二主表面，并且由彼此接触的多个半导体颗粒形成。所述半导体颗粒各自包含由含有非晶质相的半导体构成的粒子和覆盖所述粒子的氧化层。所述第一主表面与所述第二主表面之间的距离超过0.5mm。
-
Patent Agency Ranking
公开(公告)号：CN103210496A
公开(公告)日：2013-07-17
申请号：CN201180054944.1
申请日：2011-10-17
Applicant: 住友电气工业株式会社
IPC: H01L29/80 , H01L21/336 , H01L21/338 , H01L29/12 , H01L29/778 , H01L29/78 , H01L29/812
CPC classification number: H01L29/7813 , H01L29/2003 , H01L29/41766 , H01L29/42368 , H01L29/66462 , H01L29/66734 , H01L29/7788 , H01L29/7789 , H01L29/78
Abstract: 本发明的目的是提高设置有开口部并且通过二维电子气在所述开口部中具有沟道的垂直型半导体器件的击穿电压特性。GaN基堆叠层（15）特征在于其具有n-型GaN基漂移层（4）/p型GaN基势垒层（6）/n+型GaN基接触层（7）。开口部（28）从表面层延伸进入n-型GaN基漂移层（4）；再生长层（27），其定位为使得覆盖开口部的壁表面和底部，并且包括电子漂移层（22）和电子源层（26）；源电极（S），其定位在开口部周围；栅电极（G），其位于开口部中的再生长层上；和底部绝缘层（37），其位于开口部的底部。
-
公开(公告)号：CN103155155A
公开(公告)日：2013-06-12
申请号：CN201180048261.5
申请日：2011-07-06
Applicant: 住友电气工业株式会社
IPC: H01L29/80 , H01L21/336 , H01L21/338 , H01L29/12 , H01L29/778 , H01L29/78 , H01L29/812
CPC classification number: H01L29/778 , H01L29/0696 , H01L29/155 , H01L29/2003 , H01L29/4236 , H01L29/66462 , H01L29/7788 , H01L29/7789
Abstract: 提供了一种垂直GaN基半导体器件，其中能够借助p型GaN势垒层提高耐受性能，同时也降低导通电阻。该半导体器件特征在于包括：再生长层（27），其包括位于开口（28）的壁表面上的沟道；p型势垒层（6），其具有被覆盖的端面；源层（7），其与p型势垒层接触；栅电极（G），其位于再生长层上；和源电极（S），其位于开口周围。其中，源层具有超晶格结构，该超晶格结构由层叠组成，该层叠包括：第一层（a层），其具有比p型势垒层的晶格常数小的晶格常数；和第二层（b层），其具有比第一层的晶格常数大的晶格常数。
-
公开(公告)号：CN101882571B
公开(公告)日：2012-07-18
申请号：CN201010171268.3
申请日：2005-05-13
Applicant: 住友电气工业株式会社
CPC classification number: H01L33/007 , H01L21/02389 , H01L21/02433 , H01L21/02458 , H01L21/0254 , H01L21/0262 , H01L21/02645 , H01L33/0075 , H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2924/12032 , H01L2924/3011 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供其尺寸适于半导体器件的III族氮化物半导体晶体及其有效的制造方法、III族氮化物半导体器件及其有效的制造方法、以及发光设备。制造III族氮化物半导体晶体的方法包括在开始衬底上生长至少一个III族氮化物半导体晶体的步骤、在III族氮化物半导体晶体衬底上生长至少一个III族氮化物半导体晶体层的步骤、以及从所述开始衬底分离由III族氮化物半导体晶体衬底和III族氮化物半导体晶体层所构成的III族氮化物半导体晶体的步骤，并且其特征在于所述III族氮化物半导体晶体的厚度是10μm或以上但是600μm或以下，以及宽度是0.2mm或以上但是50mm或以下。
-
公开(公告)号：CN102422397A
公开(公告)日：2012-04-18
申请号：CN200980159180.5
申请日：2009-12-25
Applicant: 住友电气工业株式会社
IPC: H01L21/28 , H01L21/336 , H01L21/60 , H01L21/822 , H01L27/04 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
CPC classification number: H01L21/20 , H01L21/28575 , H01L21/28581 , H01L24/05 , H01L24/45 , H01L24/48 , H01L29/2003 , H01L29/41766 , H01L29/452 , H01L29/475 , H01L29/4958 , H01L29/7813 , H01L29/872 , H01L2224/04042 , H01L2224/05018 , H01L2224/05026 , H01L2224/05558 , H01L2224/05571 , H01L2224/05624 , H01L2224/45015 , H01L2224/45124 , H01L2224/48724 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01013 , H01L2924/01022 , H01L2924/01023 , H01L2924/01028 , H01L2924/01033 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/04941 , H01L2924/12032 , H01L2924/12042 , H01L2924/1305 , H01L2924/1306 , H01L2924/13064 , H01L2924/13091 , H01L2924/00 , H01L2224/05552 , H01L2924/2076
Abstract: 一种半导体器件，提供有：包括GaN的半导体层(1)以及电极。该电极包括：电极主体(6)；连接用电极(8)，其在从半导体层(1)观看时形成在比电极主体(6)更远的位置处并且包括Al；以及阻挡层(7)，其形成在电极主体(6)和连接用电极(8)之间，并且包括选自由W、TiW、WN、TiN、Ta和TaN组成的组中的至少一种材料。阻挡层(7)的表面粗糙度RMS为3.0nm或更小。
-
公开(公告)号：CN102119443A
公开(公告)日：2011-07-06
申请号：CN200980131020.X
申请日：2009-07-23
Applicant: 住友电气工业株式会社
IPC: H01L29/47 , H01L21/28 , H01L29/872
CPC classification number: H01L29/872 , H01L29/0611 , H01L29/08 , H01L29/2003 , H01L29/402 , H01L29/475 , H01L29/66143
Abstract: 一种制造肖特基势垒二极管(11)的方法包括以下步骤。首先，准备GaN衬底(2)。在GaN衬底(2)上形成GaN层(3)。形成肖特基电极(4)，该电极包括由Ni或Ni合金制成的且与GaN层(3)接触的第一层。形成肖特基电极(4)的步骤包括形成金属层以用作肖特基电极(4)的步骤以及热处理金属层的步骤。与肖特基电极(4)接触的GaN层(3)的区域具有1×108cm-2或更小的位错密度。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.036 seconds)
