-
公开(公告)号：CN109768939A
公开(公告)日：2019-05-17
申请号：CN201811426135.9
申请日：2018-11-27
Applicant: 中国科学院计算技术研究所
IPC: H04L12/851 , H04L12/865 , H04L29/06
Abstract: 本发明公开了一种支持优先级的标签化网络栈方法和系统，其中服务器网络全数据通路支持优先级的优化系统包括：支持数据包按优先级分流的标签化网卡模块、支持优先级的用户态协议栈模块、以及支持优先级的应用事件处理框架模块。本发明提供的一种数据中心服务器网络全数据通路优化支持优先级的方法和系统，能有效改善数据中心服务器上资源使用的不确定性，可期待高效地获得服务吞吐能力和高优先级服务请求尾延迟的双数量级改进。
-
公开(公告)号：CN105446889B
公开(公告)日：2019-02-12
申请号：CN201410373858.2
申请日：2014-07-31
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/1027 , G06F12/1009
Abstract: 本发明实施例公开了一种内存管理方法和装置。本发明实施例方法包括：由存储管理装置对内存进行管理，当存储管理装置确定页表中没有所述访存请求携带的虚地址时，不触发操作系统的中断，而是由内存管理装置对内存进行管理，可以减轻操作系统的负担，其中，在确定所述虚地址合法时，申请空白页，该内存管理装置位于内存控制器中，更靠近物理内存，可以有效提高内存的管理效率。
-
公开(公告)号：CN109213433A
公开(公告)日：2019-01-15
申请号：CN201710551236.8
申请日：2017-07-07
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F3/06
Abstract: 本方案提供一种闪存设备数据写入的方法和设备：闪存设备接收携带逻辑地址和第一数据的数据写请求，通过逻辑地址对应的物理地址读取第二数据，得到第二数据与第一数据的差值第三数据，压缩第三数据得到第四数据，将第四数据编码为第五数据存储于无效数据物理页。本方案可以充分利用无效数据物理页的存储空间中的无效数据，提高了编码效果，进而减少了数据擦除次数，延长了闪存设备的使用寿命。
-
公开(公告)号：CN105446888B
公开(公告)日：2018-10-12
申请号：CN201410240821.2
申请日：2014-05-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
Abstract: 本发明实施例提供一种存储设备间移动数据的方法、控制器和存储系统。方法，包括：一体化存储UAS控制器接收用户空间库发送的数据移动请求，所述数据移动请求包括源存储设备的源地址、目的存储设备的目的地址以及所需移动的数据大小，所述数据移动请求为所述用户空间库接收到应用程序对所述用户空间库中的数据移动应用程序接口API的调用请求时发送的；所述UAS控制器根据所述源地址、目的地址以及数据大小，将待移动数据从所述源存储设备移动到目的存储设备。本发明实施例的数据移动过程，在用户态即可实现两个存储设备之间的直接的数据移动，而无需操作系统参与，无需进入内核态，从而可以节约系统开销。
-
公开(公告)号：CN104380259B
公开(公告)日：2018-09-21
申请号：CN201280001333.5
申请日：2012-10-17
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/50
Abstract: 本发明实施例提供一种降低内存系统功耗的方法和内存控制器，其中，降低内存系统功耗的方法包括：判断内存系统中是否存在访问频度低的动态随机存储DRAM内存模块；在存在访问频度低的DRAM内存模块时，根据该内存系统中工作集的大小将该工作集之外的页面数据转移到非易失性存储器NVM内存模块，该工作集之外的页面数据为预定时间内进程运行所无需访问的页面数据。根据本发明的实施例，将工作集之外的页面数据转移到NVM内存模块，由于NVM内存模块具有非易失和低功耗的特点，因此将DRAM内存模块中存储的部分数据转移到NVM内存模块，可以降低整个内存系统的功耗。
-
Patent Agency Ranking
公开(公告)号：CN105094953B
公开(公告)日：2018-09-07
申请号：CN201410197088.0
申请日：2014-05-09
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/46
Abstract: 本发明实施例提供一种数据访问方法及装置，该方法包括：对VA中Tag为共享数据区Tag的请求，判断其是否为潜在命中请求，若是，则进一步判断该进程是否具有对共享数据区数据的访问权限，若具有访问权限，则返回该请求访问的数据。该过程中，对于共享区数据，只有在请求为潜在命中请求时才进行权限检测，该过程中不涉及任何地址翻译过程，实现了不同进程之间共享数据时高效的数据访问。另外，该过程中，对于非共享区数据的访问以及共享区数据直接命中的访问，根据数据访问结果返回数据或进行缺失处理并发送至下一级Cache，其中也不涉及任何地址翻译过程，数据访问效率高。
-
公开(公告)号：CN104734905B
公开(公告)日：2018-05-11
申请号：CN201310721863.3
申请日：2013-12-24
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: H04L12/26 , H04L12/811 , H04L12/807
Abstract: 本发明公开了一种检测数据流的方法，涉及通信领域，用于解决现有技术中当网络链路较为拥塞时，大流检测的漏检率较高的问题。本发明提供的方法包括：对数据流的数据包数目和流字节数进行累计；当所述数据包数目达到第一阈值、且所述数据流的数据包平均大小达到第二阈值时，将所述数据流确定为大流。本发明适用于通信领域，用于进行数据流检测，识别出大流。
-
公开(公告)号：CN107885671A
公开(公告)日：2018-04-06
申请号：CN201610878743.8
申请日：2016-09-30
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0873
CPC classification number: G06F12/0873
Abstract: 本申请公开了一种非易失性内存NVM的持久化方法和计算设备，内存控制器关联的至少两个内存写指令集合中每个内存写指令集合配置有信用度值，介质控制器关联的至少两个介质写指令集合中每个介质写指令集合配置为信用度值，通过写指令的收发状态和执行状态变更信用度值，多个内存写指令集合各自对应的信用度值与介质控制器中设置的多个介质写指令集合各自对应的信用度值保持同步，内存控制器与介质控制器的信用度值保持同步后，能准确根据信用度值查询写指令是否完成持久化。同时，通过设置多个内存写指令集合，在持久化查询时能实现以内存写指令集合为粒度的局部阻塞，以提高内存控制器的并行处理效率。
-
公开(公告)号：CN103345429B
公开(公告)日：2018-03-30
申请号：CN201310242398.5
申请日：2013-06-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种基于片上RAM的高并发访存加速器及访存方法以及采用该方法的处理器，该访存加速器独立于片上Cache和MSHR，与片上RAM和内存控制器相连，未完成访存请求通过该访存加速器发往内存控制器至内存系统，从而解决通用处理器在互联网和云计算应用中并发访存个数受限的问题，加速高并发访存。
-
公开(公告)号：CN107783727A
公开(公告)日：2018-03-09
申请号：CN201610797658.9
申请日：2016-08-31
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F3/06 , G06F3/061 , G06F3/0629 , G06F3/0685 , G06F17/3048
Abstract: 本发明实施例提供了一种内存设备的访问方法、装置和系统，实现了对内存设备的异步访问。该系统包含内存控制器和内存设备，内存设备包含介质控制器、存储器和缓存器；介质控制器用于根据接收到的内存控制器的每个访问请求，将每个访问请求所请求的保存在存储器中的数据写入缓存器；内存控制器，用于在向介质控制器发送至少一个访问请求之后，向介质控制器发送查询请求，查询请求用于查询缓存器中是否有数据写入；介质控制器，还用于根据查询请求，确定缓存器中是否有数据写入，若确定缓存器中已有数据写入，向内存控制器发送缓存器中已写入的数据。
-
-
-
-
-
-
-
-
-
Search Results
190
records
(took 0.058 seconds)
