-
公开(公告)号：CN108649068A
公开(公告)日：2018-10-12
申请号：CN201810714068.4
申请日：2018-06-29
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/08 , H01L21/04
Abstract: 本发明提供了一种RC-IGBT器件及其制备方法。该RC-IGBT器件包括具有第一导电类型的第一集电区以及具有第二导电类型的第二集电区，第一集电区具有贯穿场截止区的第一端部，用于将场截止区隔离为第一截止区和第二截止区，第一集电区中除第一端部之外的部分与第一截止区接触设置，第二集电区与第二截止区接触设置。由于上述第一集电区中第一端部对场截止区的隔离作用，电子或空穴需要爬过该第一端部，增长了载流子运动路径，从而增大了RC-IGBT器件在导通初期第一集电区上方电势差，使得该PN结更容易开启，器件更容易从单极导通转换为双极导通，进而抑制了RC-IGBT器件在导通初期所产生的Snapback效应。
-
公开(公告)号：CN103855203B
公开(公告)日：2018-06-01
申请号：CN201210524692.0
申请日：2012-12-07
Applicant: 中国科学院微电子研究所 , 江苏物联网研究发展中心 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331 , H01L21/265
Abstract: 本发明公开了一种逆导型绝缘栅双极晶体管结构及其制备方法，属于半导体功率器件的技术领域。该结构包括集电极、第二P+掺杂层、N+掺杂层、N+缓冲层、N‑基区、P‑基底、第一P+掺杂层和发射极；N‑基区的上方为P‑基底，N‑基区的下方为N+缓冲层，P‑基底的上方为第一P+掺杂层，第一P+掺杂层的上方形成发射极，逆导型绝缘栅双极晶体管的背面有第二P+掺杂层和N+掺杂层，第二P+掺杂层和N+掺杂层的下方形成集电极，在与P‑基底接近的所述N‑基区上有局域寿命控制区域。本发明可以在不显著增加IGBT制备成本的基础上显著改善逆导型IGBT在二极管模式时的反向恢复特性。
-
公开(公告)号：CN107507859A
公开(公告)日：2017-12-22
申请号：CN201710774025.0
申请日：2017-08-31
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/336 , H01L29/861
CPC classification number: H01L29/0623 , H01L29/0661 , H01L29/6606 , H01L29/8611
Abstract: 本发明提供一种碳化硅器件终端的制作方法，包括：步骤一、在N+-SiC衬底上生长N--SiC外延层；步骤二、在N--SiC外延层中制备P--SiC JTE区和N型截止环，其中P--SiC JTE区刻蚀有淀积第一钝化层的浅凹槽，N型截止环位于器件终端外缘；步骤三：在N--SiC外延层表面制备叠层结构，包括叠放顺序从下依次向上的第二钝化层、多晶硅场板、第三钝化层和金属场板，多晶硅场板和金属场板覆盖P--SiC JTE区以及P--SiC JTE区与N型截止环之间的部分区域，金属场板在远离N型截止环一侧的部分区域直接位于多晶硅场板上，在靠近N型截止环一侧向器件终端外缘方向伸出多晶硅场板。本发明还提供一种碳化硅器件终端。本发明能够提高器件耐电荷性和可靠性。
-
公开(公告)号：CN103678744B
公开(公告)日：2017-10-31
申请号：CN201210345372.9
申请日：2012-09-17
Applicant: 中国科学院微电子研究所
IPC: G06F17/50
Abstract: 本发明公开了一种栅极电压均匀分布的大电流IGBT版图，属于半导体技术领域，该大电流IGBT版图包括元胞区、终端区、Gatebus、源极压焊点、栅极压焊点，终端区位于元胞区的周围，源极压焊点位于元胞区上，栅极压焊点位于源极压焊点中心，源极压焊点彼此之间和源极压焊点与栅极压焊点之间均有Gatebus；其中，元胞区与终端区衔接部分有一个以上不连续的Gatebus。本发明解决了原有版图设计方案中栅极开启电压分布不均的问题，保证了整个元胞区内元胞的充分开启，电流分布均匀；同时也加快了整体元胞区元胞的开启速度，提升了器件的开启速度。
-
公开(公告)号：CN103855200B
公开(公告)日：2016-11-23
申请号：CN201210506054.6
申请日：2012-11-30
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 发明提供了一种半导体器件及其制作方法，所述半导体器件包括：基底，所述基底内形成有基区和主结，所述基区内形成有发射区；发射极金属电极，所述发射极金属电极形成于所述基区和发射区表面，且与所述基区和发射区电连接；第一场板，所述第一场板覆盖所述主结，且与所述发射极金属电极电连接。本发明提供的半导体器件的靠近过渡区主结的基区处存在一个电流通路，为半导体器件在开启过程和关断过程中出现的动态雪崩电流提供了电流泄放通路，从而避免动态雪崩电流使半导体器件失效，改善了半导体器件的性能。而且，第一场板覆盖主结的同时与基区电连接，第一场板电位恒为零，增强了第一场板的电场屏蔽作用，从而提高半导体器件的反向耐压能力。
-
Patent Agency Ranking
公开(公告)号：CN105762182A
公开(公告)日：2016-07-13
申请号：CN201610298661.6
申请日：2016-05-04
Applicant: 江苏中科君芯科技有限公司 , 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L29/10
CPC classification number: H01L29/7393 , H01L29/06 , H01L29/0607 , H01L29/1095
Abstract: 本发明涉及一种具有高抗闩锁能力的IGBT器件，其有源元胞包括第二导电类型基区以及第一导电类型源极区；在第二导电类型基区内设置阻挡环；在IGBT器件的截面上，阻挡环包括第一导电类型埋层以及绝缘介质柱，绝缘介质柱的上端与源极金属接触，第一导电类型埋层位于第一导电类型源极区正下方的一端与绝缘介质柱相接触，第一导电类型埋层的另一端与导电沟道侧壁接触，且第一导电类型埋层在第一导电类型源极区正下方的长度不小于第一导电类型源极区在第二导电类型基区内的长度，第一导电类型埋层与源极金属相互绝缘。本发明结构紧凑，能有效减少发生闩锁的风险，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。
-
公开(公告)号：CN105762177A
公开(公告)日：2016-07-13
申请号：CN201610298120.3
申请日：2016-05-04
Applicant: 江苏中科君芯科技有限公司 , 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/739
CPC classification number: H01L29/7397 , H01L29/0646 , H01L29/7398
Abstract: 本发明涉及一种抗闩锁IGBT器件，其在半导体基板的第一导电类型基区内设置若干规则排布且相互平行分布的有源元胞，所述有源元胞包括位于第一导电类型基区内上部的第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源极区，所述第二导电类型基区、第一导电类型源极区与半导体基板第一主面上的源极金属欧姆接触；在所述第二导电类型基区内还设有第一导电类型阻挡环，所述第一导电类型阻挡环位于第一导电类型源极区的外圈，第一导电类型阻挡环外部以及第一导电类型阻挡环与第一导电类型源极之间是第二导电类型基区，第一导电类型阻挡环的一端通过半导体基板第一主面上的绝缘介质层与源极金属绝缘隔离，另一端与沟道侧壁接触。本发明结构紧凑，能有效减少发生闩锁的风险，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。
-
公开(公告)号：CN104979283A
公开(公告)日：2015-10-14
申请号：CN201410133262.5
申请日：2014-04-03
Applicant: 中国科学院微电子研究所 , 江苏物联网研究发展中心 , 江苏中科君芯科技有限公司
IPC: H01L21/77
Abstract: 本发明提供了一种TI-IGBT的制作方法，包括：提供半导体衬底，对半导体衬底的一侧表面进行第一次掺杂；对半导体衬底退火，以激活第一次掺杂的掺杂杂质；对半导体衬底进行与第一次掺杂的掺杂类型相反的第二次掺杂，使第二次掺杂的掺杂深度大于或等于第一次掺杂的掺杂深度，并使第二次掺杂的掺杂浓度在其掺杂范围内不同掺杂深度处均大于第一次掺杂的掺杂浓度；利用激光扫描第二次掺杂的区域的待形成第二集电区，以对待形成第二集电区退火，激活待形成第二集电区中的第二次掺杂的掺杂杂质，形成第二集电区，与第二集电区相邻的第一次掺杂的区域为第一集电区。本发明所提供的方法能够降低生产成本、提高生产效率、改善晶圆翘曲或碎片的问题。
-
公开(公告)号：CN103872113A
公开(公告)日：2014-06-18
申请号：CN201210540050.X
申请日：2012-12-13
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/08 , H01L21/331
CPC classification number: H01L29/7393 , H01L29/0821 , H01L29/66325
Abstract: 本发明公开了一种隧穿型逆导IGBT及其制作方法，属于半导体器件技术领域。该隧穿型逆导IGBT包括P+区、P-基区、N-漂移区、N+缓冲层、P+集电极，其特征在于，在P+集电极和N+缓冲层内引入N++区，在P+集电极内于N++区底部引入P++区，P++区与N++区底部接触，使得P+区、P-基区、N-漂移区、N+缓冲层和N++区构成逆导通道，N++区和P++区形成隧道结，隧道结的掺杂浓度为1019/cm3～1020/cm3。该隧穿型逆导IGBT芯片面积小、成本低，可靠性高；开关功率损耗少；无回跳。
-
公开(公告)号：CN103872109A
公开(公告)日：2014-06-18
申请号：CN201210526368.2
申请日：2012-12-07
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7393 , H01L29/0611
Abstract: 本发明公开了一种IGBT，包括：半导体衬底，所述半导体衬底包括：半导体衬底，所述半导体衬底包括：元胞区，包围所述元胞区的终端区；位于所述元胞区的多个IGBT元胞；位于所述终端区的终端结构，所述终端结构包括：多个场限环，所述多个场限环间隔分布；其中，所述场限环包括：水平部，竖直部，连接所述水平部与竖直部的弧形连接部；所述弧形连接部包括：弧形内边和弧形外边；所有弧形内边以及弧形外边的曲率中心不完全相同。本申请实施例所述IGBT通过设计场限环的结构，进而分散半导体衬底同一个顶角区域电场线的分布，避免了由于电场线过于集中同一导致顶角区域PN结的击穿，提高了IGBT的耐压能力。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.033 seconds)
