-
公开(公告)号：CN109067737B
公开(公告)日：2020-12-15
申请号：CN201810848636.X
申请日：2018-07-28
Applicant: 中国人民解放军战略支援部队信息工程大学 , 天津市滨海新区信息技术创新中心
IPC: H04L29/06
Abstract: 本发明涉及网络空间安全防护技术领域。本发明公开一种输出非同步保序条件下的拟态判决装置，包括写入控制器、存储器和判决器；所述写入控制器用于接收异构功能等价体的处理结果数据，根据处理结果数据得到存储器对应的存储地址，并将处理结果数据存储到对应的存储地址中；所述存储器用于暂存异构功能等价体的处理结果数据；所述判决器用于读取存储器里的处理结果数据，并进行判决输出。本发明还公开一种输出非同步保序条件下的拟态判决方法。本发明使得乱序到达的数据也能够方便地完成比对和判决。
-
公开(公告)号：CN109508231B
公开(公告)日：2020-09-18
申请号：CN201811370030.6
申请日：2018-11-17
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于网络硬件架构技术领域，特别涉及一种异构多模处理器的等价体间的同步方法及装置，该方法包含：应用于异构多模处理器架构中，该异构多模处理器架构包含调度器和多个异构处理器，调度器依据用户需求及异构处理器运行状态维护处理器可用列表和比较列表，完成面向业务数据和同步数据的异构处理器的调度，包含如下内容：调度器监测异构多模处理器的软件运行状态，获取处理器状态运行数据；针对状态运行数据，调度器通过半数判决，依据判决结果调度比较列表和可用列表中的异构处理器，异构处理器依据调度器判决结果执行响应处理。本发明提高多个异构处理器间处理消息及发送调度器消息的同步性，和调度器对多个异构处理器的消息判断的正确性。
-
公开(公告)号：CN110177080A
公开(公告)日：2019-08-27
申请号：CN201910312714.9
申请日：2019-04-18
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L29/06 , H04L12/931
Abstract: 本发明属于网络数据交换设备领域，特别涉及一种拟态交换机、网络设备及系统，该拟态交换机包含：交换芯片，用于作为数据转发实体，完成对端数据的按规则转发；拟态调度器，用于负责报文数据上送至异构控制引擎执行体和下发至交换芯片的拟态调度；若干异构控制引擎执行体，用于接收拟态调度器上送报文并通过异构等价功能执行体进行数据处理和反馈。本发明通过在控制层引入异构控制引擎以及调度器来实现控制层的动态异构冗余，针对未知漏洞、木马以及后门等，保证动态系统无缝切换，具有冗余性、异构性、动态性、负反馈特性、去服务颠簸特性、安全模式划分、内生安全特性、防御兼容性等优点，对网络交换设备发展具有重要的指导意义。
-
公开(公告)号：CN110011965A
公开(公告)日：2019-07-12
申请号：CN201910148526.7
申请日：2019-02-28
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L29/06
Abstract: 本发明涉及网络安全技术领域，公开一种基于可信度的执行体完全非一致输出裁决方法，包括：初始化拟态防御设备的执行体池中异构功能等价执行体集合{i|i∈(1,n)}的历史事件记录队列Di＝{dij|i∈(1,n),j∈(1,l)}；根据执行体完成服务响应情况及执行体输出结果对历史事件记录dij进行赋值；根据dij计算各执行体的相对可信度Xi和绝对可信度Yi；通过各执行体的Xi、Yi得出各执行体的最终可信度Zi；将完全非一致输出情况下最终可信度最高的执行体作为最终输出。本发明还公开一种基于可信度的执行体完全非一致输出裁决装置。本发明增强了最终输出结果的可靠性与鲁棒性，可有效解决执行体完全非一致输出情况下无法通过大数或一致性裁决产生最终输出的问题。
-
公开(公告)号：CN109408027A
公开(公告)日：2019-03-01
申请号：CN201811159918.5
申请日：2018-09-30
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种基于FPGA硬件设备快速计算指数函数的方法及装置。该方法包括：步骤1、初始化双曲线坐标系下CORDIC算法中迭代运算的x值和校模因子k值；并根据输入的待计算指数函数确定迭代运算的z值；步骤2、初始化查找表；步骤3、将z的绝对值与查找表中的所有比较值进行并行比较，得到掩码，根据所述掩码得到检索值i；步骤4、在查找表中获取与所述检索值i对应的反双曲正切值；根据x、z和k值，以及对应的反双曲正切值进行迭代运算，更新x、z和k值；步骤5、若|z|>0.001，重复执行步骤3至步骤4；若|z|≤0.001，执行步骤6；步骤6、根据更新后的x、z和k值计算得到ez的值。本发明减少了迭代次数及资源消耗，满足入侵检测系统实时性的要求。
-
Patent Agency Ranking
公开(公告)号：CN118748569A
公开(公告)日：2024-10-08
申请号：CN202410777688.8
申请日：2024-06-17
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种基于IP核复用和多PCS集成的FC协议控制器及通路配置方法。该FC协议控制器主要包括：两个PCS选择模块和两个速率选择模块；两个速率选择模块用于生成PCS模块选择指示信号；两个PCS选择模块均包括数据收发端、信息配置端和用于连接多个PCS模块或IP核的PCS接口；其中一个数据收发端与serdes模块连接，另一个数据收发端与MAC模块连接，信息配置端均用于获取给定的链路速率和PCS模块选择指示信号；如此，PCS选择模块可以根据给定的链路速率对系统时钟进行分频，使得多个不同频点的PCS接口所连接的PCS模块与分频后的时钟信号相匹配，根据PCS模块选择指示信号将数据传输至对应频点的PCS模块，或者从对应频点的PCS模块中获取传输的数据。
-
公开(公告)号：CN115426081B
公开(公告)日：2024-06-25
申请号：CN202210962669.3
申请日：2022-08-11
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L1/1867 , H04L1/1607
Abstract: 本发明提供一种数据包的转发装置及方法。该装置包括：包缓存RAM、缓存管理列表和标签查找表；所述包缓存RAM被以最大包长为单位划分为N个缓存块，所有缓存块均被进行编号，使得每个缓存块对应有唯一的Tag编号，每个缓存块用于存放一个数据包；所述缓存管理列表具有N个比特位，每个缓存块都对应有一个比特位，利用比特位来记录缓存块的占用状态；所述标签查找表用于记录输出的数据包对应的缓存块的Tag编号，采用ackid编号作为索引，以便基于ackid编号实现被确认包的缓存块的释放；其中，每个输出的数据包均携带有为其分配的唯一的ackid编号。本发明可以实现RapidIO协议数据包的确认。
-
公开(公告)号：CN117336388A
公开(公告)日：2024-01-02
申请号：CN202311030479.9
申请日：2023-08-15
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开一种基于主从协议的晶上系统管理装置及方法，该装置和晶上系统相连，包括上位机和可编程控制器；所述上位机包括人机界面、上位机协议组包/解析模块、第一基础通信模块及若干可扩展管理模块；所述可编程控制器包括第二基础通信模块、上位机协议解析/组包模块、配置协议处理模块、配置通道划分模块。本发明以可编程控制器代替BMC，为晶上系统不同种类部件的统一配置管理问题提供了创新的解决方案；本发明可对CPU、DSP、FPGA、GPU、NPU五种计算资源进行统一管理和有效复用。
-
公开(公告)号：CN115473862B
公开(公告)日：2023-07-11
申请号：CN202210496095.5
申请日：2022-04-24
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L49/90 , H04L49/111 , H04L49/201 , H04L47/62 , H04L47/6275
Abstract: 本发明公开一种避免交换芯片组播包队头阻塞的方法及系统，该方法包括：在交换芯片输入端口内部依据接收到的数据包的路由目的端口建立N+2个VOQ并共享Tag节点缓存，其中，包括N个单播队列和2个组播队列(组播队列1、组播队列2)；将新接收的组播包加入组播队列1，在组播队列1头部组播包的一个或多个目的端口发生堵塞之前，组播队列2始终为空，当组播队列1头部组播包的一个或多个目的端口发生堵塞时，将该发生堵塞的组播包从组播队列1中移出并放入组播队列2；调度处理逻辑按照调度算法从N+2个VOQ中选择满足调度条件且优先级最高的队列进行调度。本发明有效解决了组播包的队头阻塞问题，同时不影响队列节点缓存的共享使用。
-
公开(公告)号：CN116301894A
公开(公告)日：2023-06-23
申请号：CN202310252188.8
申请日：2023-03-15
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开一种基于高阶密码算子在异构平台编译优化方法及系统，该方法包括：步骤1：根据领域专用语言，通过对加解密算法的分析，设计实现描述张量运算的领域专用语言，进行算子的提取和分析；步骤2：通过数据的张量化和并行化，重新组织计算高效利用内存层次结构和并行执行硬件；步骤3：通过端到端的编译框架进行高阶算子实现，并将高阶算子映射到异构硬件；步骤4：对映射到硬件的高阶算子进行编译优化，得到编译优化后的高阶算子；步骤5：根据编译优化后的高阶算子，编译得到硬件可执行代码。本发明解决了复杂算子的领域专用语言抽象，内存优化，编译映射，高效地构建高性能加解密领域算法及硬件部署。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.181 seconds)
