公开(公告)号：CN1268004C

公开(公告)日：2006-08-02

申请号：CN03158281.8

申请日：2003-09-22

Applicant: 东南大学

Inventor： 孙伟锋 ,  陆生礼 ,  茆邦琴 ,  李海松 ,  时龙兴

IPC: H01L29/78 ,  H01L21/336

Abstract: 双栅高压N型金属氧化物半导体晶体管，至少含1个器件单元，该单元含P型衬底，P型衬底上有N型重掺杂埋层，埋层上设N型外延层，外延层上设深N型漏连接层，连接层上方设N型漏区，外延层表面的非有源器件区域上设场氧，外延层表面的有源器件区域内设P阱，P阱内设N型源区，N型源区以外有源器件区域上方设多晶硅栅且多晶硅栅与N型源区以外的有源器件区域间设栅氧，场氧、多晶硅栅上方及多晶硅栅下方以外的其他有源器件区域上设氧化层，在N型漏、源区上分别有铝引线，N型源区由N型源和P阱接触层组成，P阱接触层设在N型源之间，外延层有源器件区域内设孔且该孔位于N型源区与氧化层之间，孔内设纵向多晶硅栅，纵向多晶硅栅与孔之间设纵向栅氧化层。

公开(公告)号：CN101488525A

公开(公告)日：2009-07-22

申请号：CN200910024962.X

申请日：2009-02-27

Applicant: 东南大学

Inventor： 孙伟锋 ,  华国环 ,  钱钦松 ,  李海松 ,  陆生礼 ,  时龙兴

IPC: H01L29/78

Abstract: 一种P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括：半导体衬底，在半导体衬底上面设置有埋置氧化层，埋置氧化层上面是P型的掺杂半导体漂移区，N阱区设置在P型的掺杂半导体漂移区上方，而场氧化层，金属层，栅氧化层，多晶硅栅以及氧化层设置在所述器件的上表面，P型源区和N型接触区设置在N阱中，其特征是：该器件还包括至少一层浮置氧化层结构，它位于漏区与埋置氧化层结构之间的P型掺杂半导体漂移区内，而且，允许有多层浮置氧化层结构，以进一步优化漏区纵向电场的分布，从而提高器件整体的击穿电压。

公开(公告)号：CN100470840C

公开(公告)日：2009-03-18

申请号：CN200610041323.0

申请日：2006-08-14

Applicant: 东南大学

Inventor： 孙伟锋 ,  易扬波 ,  李海松 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种线性掺杂的高压N型金属氧化物半导体管，在N型衬底上设有P型阱和N型漂移区，在P型阱内设有P型接触孔和N型源，在N型漂移区内设有N型漏，在P型阱和N型漂移区的上方设有栅氧化层，在栅氧化层上方设有多晶硅栅且多晶硅栅位于P型阱与N型漂移区交界的上方，在栅氧化层及多晶硅栅的上方设有场氧化层，在P型接触孔和N型源上、多晶硅栅上、N型漏上都接有铝引线，在场氧化层内设有的多晶硅场极板与多晶硅栅连接，N型漂移区由第一、第二、第三、第四区组成，沿N型源至N型漏的方向依次排列，掺杂浓度由大到小依次为第四区、第三区、第二区、第一区。

公开(公告)号：CN101232284A

公开(公告)日：2008-07-30

申请号：CN200810020736.X

申请日：2008-02-22

Applicant: 东南大学

Inventor： 李海松 ,  吴虹 ,  孙伟锋 ,  易扬波 ,  时龙兴

IPC: H03K19/0185 ,  H03K17/13 ,  H03K17/687

Abstract: 本发明提供一种抗电磁干扰低功耗高压驱动电路，包含电平转换级(1)、缓冲级(2)、高压输出级(3)，第一、第二控制信号(LV1、LV2)接电平转换级(1)，电平转换级(1)的输出(HV2)和第三控制信号(LV3_1、LV3_2、……LV3_n)接缓冲级(2)，缓冲级(2)的输出(HV3_n)和第四、第五控制信号(LV4、LV5)接高压输出级(3)，高压输出级(3)中包含由高压N型MOS管组成的抗电磁干扰电路模块，上述第五控制信号(LV5)接上述N型MOS管栅极，上述高压输出级的输出接上述N型MOS管漏极，上述N型MOS管源极接地。它能够在不增加版图面积的前提下，用简单电路实现减小电磁干扰功能。

公开(公告)号：CN101169916A

公开(公告)日：2008-04-30

申请号：CN200710191034.3

申请日：2007-12-04

Applicant: 东南大学

Inventor： 孙伟锋 ,  庄华龙 ,  吴虹 ,  李海松 ,  陆生礼 ,  时龙兴

IPC: G09G3/28 ,  G09G3/20 ,  H01J17/49 ,  H03K17/687

Abstract: 一种降低驱动芯片高压驱动电路功耗的方法，该方法基于电荷共享的原理，即屏电容通过从其他输出端电容由高转低所释放的电荷的转移充电至高电位，当屏电容转换为低电位时，它的电荷将转移到其他转换为高电位的输出端电容，使外电源加到电极上的电荷明显减少，而使总功率得以显著降低。根据上述方法设计的一种低功耗高压驱动电路，包括设有电平转换级、输出缓冲级、输出驱动级构成的现有高压驱动电路，其特征是设置一能量恢复电路模块，该模块包括电平转换级、两级缓冲单元构成的输出缓冲级，电平转换级、两级缓冲单元中的第一级输出缓冲单元及第二级输出缓冲单元分别与前述现有技术电平转换级、输出缓冲级、输出驱动级的电路及连接关系相同，输出缓冲级后级连一高压开关管级，高压开关管级的输出接高压驱动电路的输出端。

公开(公告)号：CN101132002A

公开(公告)日：2008-02-27

申请号：CN200710133266.3

申请日：2007-09-26

Applicant: 东南大学

Inventor： 李海松 ,  吴虹 ,  孙伟锋 ,  易扬波 ,  时龙兴

IPC: H01L27/092 ,  H01L21/8238 ,  H01L21/762

Abstract: 本发明公开了一种等离子平板显示器驱动芯片结构及制备方法，适用于等离子平板显示器列选址驱动芯片和等离子平板显示器行扫描驱动芯片，芯片结构包括P型衬底，在P型衬底上设有N型外延层，在N型外延层上设有高压－P型横向金属氧化物半导体管、高压－N型横向金属氧化物半导体管及低压－互补型横向金属氧化物半导体管，在P型衬底与N型外延层之间设有N型重掺杂埋层且高压－P型横向金属氧化物半导体管、高压－N型横向金属氧化物半导体管及低压－互补型横向金属氧化物半导体管位于N型重掺杂埋层的上方，本发明结构及制备方法，基于外延材料，材料成本上与SOI相比具有较大优势，并且国内外延技术比较成熟。

公开(公告)号：CN1275388C

公开(公告)日：2006-09-13

申请号：CN200410041564.6

申请日：2004-07-30

Applicant: 东南大学

Inventor： 孙伟锋 ,  李海松 ,  陆生礼 ,  时龙兴 ,  易扬波

IPC: H03K17/687 ,  H03K19/0948

CPC classification number: H03K19/0013 ,  H03K5/1515 ,  H03K17/162 ,  H03K2217/0036

Abstract: 低功耗CMOS型高压驱动电路涉及一种作为输出驱动之用的高压驱动电路，在电平转换级的输出端和高压输出级的输入端之间设有输出缓冲级，由一个高压PMOS管和一个高压NMOS管组成，高压PMOS管的源与电源连接，其栅电极作为本级输出缓冲单元的输入端与上一级输出缓冲单元的输出端连接；高压NMOS管的源接地，其栅电极作为第3i时序信号接收端，高压PMOS管的漏与高压NMOS管的漏连接并作为本级输出缓冲单元的输出端且与下一级输出缓冲单元的输入端连接，首级输出缓冲单元的输入端作为输出缓冲级的输入端与电平转换级的输出端连接，末级输出缓冲单元的输出端作为输出缓冲级的输出端与高压输出级的另一个输入端连接。

公开(公告)号：CN101488523B

公开(公告)日：2010-09-01

申请号：CN200910024951.1

申请日：2009-02-27

Applicant: 东南大学

Inventor： 孙伟锋 ,  贾侃 ,  吴虹 ,  钱钦松 ,  李海松 ,  陆生礼 ,  时龙兴

IPC: H01L29/78

Abstract: 一种高压P型绝缘体上硅的金属氧化物半导体管，包括：半导体衬底，在半导体衬底的上面设置有绝缘埋氧层、P型掺杂半导体区和N阱区，而场氧化层，金属层，栅氧化层，多晶硅栅以及氧化层设置在所述器件的表面，其特征在于：在埋氧化层上设有阻断氧化层，所述的阻断氧化层位于栅氧化层的下方，并且在阻断氧化层与栅氧化层之间形成沟道区，在P型掺杂半导体区内设有N型反型层且N型反型层位于P型漏区和P型源区之间的场氧化层的下表面。这种结构能使P型掺杂半导体区与埋氧层相接的界面处感应出的电子集聚在P型掺杂半导体区底部，大大增加了界面处的电荷密度，从而能在较薄的埋氧层上承担较高的纵向耐压。

公开(公告)号：CN101217162B

公开(公告)日：2010-06-16

申请号：CN200810019332.9

申请日：2008-01-04

Applicant: 东南大学

Inventor： 李海松 ,  钱钦松 ,  孙伟锋 ,  易扬波 ,  陆生礼 ,  时龙兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

Abstract: 本发明公开一种高压N型金属氧化物半导体管，包括P型衬底，在P型衬底上设有P型阱和N型漂移区，在P型阱上设有P型接触孔、N型源及场氧化层，在N型漂移区上设有N型漏及场氧化层，其特征在于位于P型阱上方的栅氧化层部分的厚度小于位于N型漂移区上方的栅氧化层部分并由此分别形成薄栅氧化层和厚薄栅氧化层，在P型阱内设有P型杂质注入区且该P型杂质注入区位于薄栅氧化层的下面。本发明还公开了高压N型金属氧化物半导体管的制备方法。本发明有益效果在于大幅降低了鸟嘴区域热载流子注入现象，提高了器件整体寿命；保证器件开启电压、饱和电流等基本电特性和普通结构器件保持一致；具有较好的兼容性。

公开(公告)号：CN100489724C

公开(公告)日：2009-05-20

申请号：CN200610161587.X

申请日：2006-12-28

Applicant: 东南大学

Inventor： 孙伟锋 ,  夏晓娟 ,  徐申 ,  李海松 ,  时龙兴

IPC: G05F3/24

Abstract: 本发明公开了一种低温度系数的、适于在CMOS工艺上实现的CMOS基准电压源。包括启动电路，主偏置电流产生电路，基准电压产生电路；启动电路，主偏置电流产生电路，基准电压产生电路的直流电输入端分别连接直流电源Vdd，主偏置电流产生电路的输入端连接启动电路的输出端，主偏置电流产生电路的第一输出端、第二输出端分别对应连接基准电压产生电路的第一输入端和第二输入端，基准电压产生电路的基准电压输出端输出基准电压。本发明电路中不包含三极管，只包含NMOS管、PMOS管、电阻、电容四种器件，因此，具有结构简单的优点，在CMOS工艺线上实现方便、有效、兼容性好，不存在放大器失调的问题。