-
公开(公告)号：CN107437978A
公开(公告)日：2017-12-05
申请号：CN201610364758.2
申请日：2016-05-27
Applicant: 上海复旦微电子集团股份有限公司
IPC: H04L1/00
Abstract: 一种数据处理方法及接收机。所述方法包括：当接收到信号时，分别根据预设的信号检测阈值对所述信号进行同步检测，其中，所述信号检测阈值的数量为两个以上；分别根据各所述信号检测阈值对应的同步检测结果，对所述信号进行解调；对各解调后的数据进行校验，将通过校验的所述解调后的数据，作为所述信号对应的接收数据并输出。应用上述方案，可以提高数据的解码正确率。
-
公开(公告)号：CN107404452A
公开(公告)日：2017-11-28
申请号：CN201610332626.1
申请日：2016-05-18
Applicant: 上海复旦微电子集团股份有限公司
IPC: H04L27/227
Abstract: 一种BPSK解调方法及装置、接收机。所述方法包括：当接收到副载波调制信号的第i帧数据时，对所述第i帧数据的前导码进行检测；在检测到所述第i帧数据的前导码起的第一预设时长后，检测所述第i帧数据的相位翻转点，所述第一预设时长小于所述前导码的长度；将所检测到的相位翻转点作为同步点，对所述第i帧数据进行解调，获得所述第i帧数据中携带的数据信息。应用上述方法可以提高数据解码准确性。
-
公开(公告)号：CN107229576A
公开(公告)日：2017-10-03
申请号：CN201610172027.8
申请日：2016-03-24
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F12/0875 , G06F12/0877 , G06F12/0862 , G06F15/78
Abstract: 一种降低片上系统运行功耗的装置和方法，缓存控制器接收微控处理器发起的访问存储器请求，如果访存地址是否命中片内高速缓存，则缓存控制器读取片内高速缓存中的数据提供给微处理器，如果访存地址未命中片内高速缓存，则进一步判断访存地址是否命中预取控制与保存模块，如果命中，则将预取控制与保存模块中的数据提供给微处理器，同时将该数据写入片内高速缓存，如果未命中，则缓存控制器读取片内非易失性存储器中的数据写入预取控制与保存模块。本发明降低了片上系统运行过程中读取片内非易失性存储器的次数，同时降低了片内非易失性存储器的工作频率，从而降低了片上系统的运行功耗。
-
公开(公告)号：CN119917428A
公开(公告)日：2025-05-02
申请号：CN202311425879.X
申请日：2023-10-30
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F12/0868 , G06F12/0871 , G06N3/063
Abstract: 一种用于AI参数访问的高速缓存架构及方法，该高速缓存架构包括：预取模块，用于从外部存储器预取并保存计算单元未读取的数据；接收读地址请求，根据所述读地址请求从本地获取数据并返回给所述计算单元，或者将所述读地址请求发送给所述外部存储器。进一步地，该高速缓存架构还可包括：缓存模块，用于存储外部存储器中的部分数据及其地址，接收计算单元发送的读地址请求，在本地获取数据并返回给所述计算单元，或者将所述读地址请求发送给所述预取模块。利用本发明方案，可以缩减计算单元读取外部存储数据的时间，提高计算效率。
-
公开(公告)号：CN119887493A
公开(公告)日：2025-04-25
申请号：CN202311395866.2
申请日：2023-10-25
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06T1/20 , G06T1/60 , G06T3/4007 , G06F7/544
Abstract: 一种硬件加速电路及终端设备，硬件加速电路包括：第一寻址模块、第二寻址模块、乘累加计算模块、第一存储模块以及第二存储模块，其中：第一寻址模块，适于获取目标像素点在原始图像中关联的地址、加权系数；将目标像素点关联的地址的数据、加权系数输出至乘累加计算模块；乘累加计算模块在执行双线性插值运算的第i轮寻址过程时，将目标像素点关联的第i个地址的数据与相应的加权系数进行乘法运算，并将得到的第二乘积与第i‑1轮寻址过程产生的输出结果进行加法运算，得到第i轮寻址过程的输出结果。采用上述方案，硬件加速电路能够实现不同的插值运算。
-
Patent Agency Ranking
公开(公告)号：CN119806473A
公开(公告)日：2025-04-11
申请号：CN202311306957.4
申请日：2023-10-09
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F7/544
Abstract: 一种乘法运算装置，包括：符号计算器，适于基于第一值的符号位与第二值的符号位，确定目标乘积的符号位；第一值与第二值均为浮点数；补偿器，适于基于第一值的尾数位以及第二值的尾数位，确定指数标志位以及第一补偿值；指数计算器，适于基于第一值的指数位与第二值的指数位，确定第一指数位；基于第一指数位以及指数标志位，确定目标乘积的指数位；尾数计算器，适于基于第一值的尾数位与第二值的尾数位，确定第一尾数位；基于第一尾数位以及第一补偿值，确定目标乘积的尾数位，最终得到目标乘积。上述方案，能够将浮点数乘法转换为浮点数加法，并具有良好的近似精度，能够答复降低计算单元的面积和功耗。
-
公开(公告)号：CN119721139A
公开(公告)日：2025-03-28
申请号：CN202311261114.7
申请日：2023-09-26
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种数据处理装置、方法及神经网络。所述装置包括：累加单元，适于接收输入数据，对各输入数据进行指数函数变换，得到各输入数据对应的第一指数函数；对各第一指数函数的指数进行分解，得到各第一指数函数中指数的整数部分及小数部分；提取各第一指数函数中指数的整数部分的最大值；以及计算各第一指数函数中指数的小数部分的指数函数累加和；幂函数运算单元，适于计算各输入数据对应的第一指数函数中指数的小数部分的第一指数函数累加和的倒数，得到第一归一化系数；归一化单元，适于利用所述第一归一化系数，得到各输入数据对应的Softmax运算结果。采用上述方案，可以降低Softmax算子的访存需求，以提高Softmax算子的运行效率。
-
公开(公告)号：CN119621002A
公开(公告)日：2025-03-14
申请号：CN202311185820.8
申请日：2023-09-13
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种数据处理方法、装置、设备及介质。所述方法包括：获取待处理数据及目标函数，所述待处理数据为浮点数据格式，所述浮点数据格式包括符号位、指数部分及尾数部分；所述浮点数据格式中指数部分包括浮点数据的阶码，所述浮点数据格式中尾数部分包括浮点数据的尾码；将所述待处理数据的指数部分及尾数部分分离，并分别转换成浮点数据格式，得到指数浮点数据及尾数浮点数据；将所述尾数浮点数据作为目标函数的变量，使用分段多项式拟合法逼近所述目标函数，得到尾数部分拟合结果；对所述指数浮点数据及尾数部分拟合结果执行浮点乘法，得到所述待处理数据的拟合结果。采用上述方案，可以实现更多非线性函数的分段多项式拟合。
-
公开(公告)号：CN111625280B
公开(公告)日：2023-08-04
申请号：CN201910146895.2
申请日：2019-02-27
Applicant: 上海复旦微电子集团股份有限公司
IPC: G06F9/30 , G06N3/0464
Abstract: 一种指令控制方法及装置、可读存储介质，所述指令控制方法包括获取控制码及对应的控制码类型信息；根据所述控制码类型信息，将所述控制码分发到对应的控制码子存储单元；读取至少一个所述控制码子存储单元中存储的控制码；控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。上述方案可以降低指令控制电路的复杂度，并提高指令的并行执行效率。
-
公开(公告)号：CN119966416A
公开(公告)日：2025-05-09
申请号：CN202311488386.0
申请日：2023-11-08
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明公开了一种基于Huffman的编码方法、快速解码方法及电路，该编码方法包括：根据待编码数据序列生成基于Huffman的编码树；对基于Huffman的编码树做规范化处理，得到规范化Huffman树；根据设定的约束条件对规范化Huffman树进行约束处理，得到约束后规范化Huffman树，生成编码表；根据编码表对待编码数据序列进行编码，得到编码数据序列。解码方法包括：接收Huffman编码数据流所述编码数据流中的编码数据是根据约束后规范化Huffman树生成的编码表编码得到的，根据所述编码数据的相关参数对所述编码数据流进行解码，输出解码信息序列。利用本发明方案，可以提高带宽利用率，并能够实时对压缩数据进行解码，满足神经网络加速器的实时性需求。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.042 seconds)
