-
公开(公告)号：CN103137693A
公开(公告)日：2013-06-05
申请号：CN201110395526.0
申请日：2011-12-03
Applicant: 上海北京大学微电子研究院
Abstract: 本发明提供了一种纳米工艺下提高有源器件性能的设计方法，该方法设计条形衬底（B）并将之位于NMOS器件漏端（D）一侧，与D端相隔的距离为所采用工艺的设计规则最小值。该方法设计条形衬底（B）并将之位于PMOS器件源端（S）一侧，与S端相隔的距离为所采用工艺的设计规则最小值。这种有源器件结构可以提高NMOS器件性能，也不会削弱PMOS器件性能,同时不会增加额外的面积。由于实验表明NMOS和PMOS器件主要受D端方向STI应力的影响，因此在纳米级工艺节点中，位于NMOS器件D端方向的条形衬底结构，对NMOS器件能在该方向减小STI应力，提高NMOS器件驱动能力。而位于PMOS器件S端方向的条形衬底结构，在D端为开放状态而S端STI应力的减小并不明显影响PMOS性能，因此不会削弱PMOS器件驱动能力。随着工艺节点的降低，STI应力对器件性能的影响越来越显著，此结构器件在更小的工艺节点上对提高器件性能有着很大的提高。
-
公开(公告)号：CN103136400A
公开(公告)日：2013-06-05
申请号：CN201110395447.X
申请日：2011-12-03
Applicant: 上海北京大学微电子研究院
IPC: G06F17/50
Abstract: 本发明提出了一种生成精确的互连线电阻（R）电容（C）工艺角解析模型的方法。该方法改变传统互连线工艺角模型方法PRCA方法中设置的偏移量（skew）值，通过解析方程和统计模拟生成新的skew表达式，建立与实际结果相近的更为精确的互连线工艺角模型。该方法将给定金属层的互连几何参数（W、T、H）设为独立的正太分布变量，并采用统一的偏移量（skew值）作为全局参数。通过利用一阶Taylor展开获得互连线电学参数R、C的线性逼近方程，结合正太分布的数学特性，分别计算出电阻R、电容C以及两者的乘积RC在最差/最好工艺角下几何参数波动的全局skew值。再采用MonteCarlo方法对一组不同W的互连线电学参数进行仿真确定实际的R、C以及RC乘积的最差/最好工艺角。最后引用regression技术以MonteCarlo方法的模拟结果为基准对此前计算的skew值进行微调，则可获得精确的工艺角参数解析模型。与现有技术相比，本发明的有益效果是，生成了合理的工艺角模型，避免过于悲观的预测结果而浪费了设计空间。
-
公开(公告)号：CN102200554A
公开(公告)日：2011-09-28
申请号：CN201110079371.X
申请日：2011-03-30
Applicant: 上海北京大学微电子研究院
IPC: G01R27/04
Abstract: 本发明提出了通孔电阻测试结构及方法，以提高通孔电阻的测试精确度。该测试结构包括至少两个子测试结构，所述子测试结构是一条通孔链，包含有多个通孔单元及连接通孔单元的互连线，相邻两个通孔单元由互连线相连，所述同一个子测试结构中的通孔单元包含的通孔数相同，所述互连线由分别位于相邻两金属层上的互连线组成，且上下两层互连线在通孔连接处有重叠区域，所述各子测试结构在通孔单元的通孔数彼此不相同，所述各子测试结构的互连线部分完全相同。
-
公开(公告)号：CN113128167A
公开(公告)日：2021-07-16
申请号：CN201911392751.1
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: G06F30/398 , G06F119/08 , G06F119/14
Abstract: 本发明提供了一种带宽可调的多矢量误差放大器，用以提高封装设计的灵活性、直观性和通用性，主要包括电学参数提取模块，电学参数自动优化模块；热学参数提取模块，热学参数自动优化模块；力学参数提取模块，力学参数自动优化模块；公共数据传输模块及公共数据优化模块。
-
公开(公告)号：CN113125853A
公开(公告)日：2021-07-16
申请号：CN201911386695.0
申请日：2019-12-30
Applicant: 海安集成电路技术创新中心 , 海安芯润集成电路科技有限公司 , 上海北京大学微电子研究院
IPC: G01R27/02
Abstract: 本发明提出了通孔电阻测试结构及方法，以提高通孔电阻的测试精确度。该测试结构包括至少两个子测试结构，所述子测试结构是一条通孔链，包含有多个通孔单元及连接通孔单元的互连线，相邻两个通孔单元由互连线相连，所述同一个子测试结构中的通孔单元包含的通孔数相同，所述互连线由分别位于相邻两金属层上的互连线组成，且上下两层互连线在通孔连接处有重叠区域，所述各子测试结构在通孔单元的通孔数彼此不相同，所述各子测试结构的互连线部分完全相同。
-
Patent Agency Ranking
公开(公告)号：CN110441571A
公开(公告)日：2019-11-12
申请号：CN201910519268.9
申请日：2019-06-17
Applicant: 上海北京大学微电子研究院
Abstract: 本发明根据ESD静电防护中的CDM模式电流测试检验要求，提出了一种可用于手动操作的检测结构及测试方法，以便准确完成对基于CDM模式的ESD电流波形抓取，为CDM模式ESD静电防护能力测试提供数据支持。该系统结构包括：用于支持的测试机台，机台底座上承载测试器件DUT（Device Under Test），机台支架,用于固定系统的检测模块。检测模块包括pogo（弹簧单高跷）探针、测试板等结构。测试机台使用铝合金材质制成，具有紧固旋钮手动调节升降的功能，同时带有固定装置，可以固定设备的测试板，测试板为双层FR-4板。Pogo探针为射频专用探针，可以满足18GHz及以下条件下的信号测试。同轴电缆特性阻抗为50Ω.所使用的校准模块（即校准电容）为FR-4材料，静电容值为4pF。
-
-
公开(公告)号：CN105097922A
公开(公告)日：2015-11-25
申请号：CN201410216632.1
申请日：2014-05-22
Applicant: 上海北京大学微电子研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了SOI功率LDMOS场效应晶体管及其制造方法，以提高击穿电压，其中该LDMOS结构，在半导体表面形成半圆形或弧形开口；进行离子注入，在所述开口处形成漏极缓变掺杂区，所述漏极缓变掺杂区环绕所述半圆形开口；在所述漏极缓变掺杂区内形成漏区。本发明的LDMOS结构栅极与漏极之间的漏极缓变掺杂区有一个半圆形的沟槽，使得漂移区的电势随着圆形沟槽底部变化，使得电场分布更加分散，从而提高了击穿电压。
-
公开(公告)号：CN105097732A
公开(公告)日：2015-11-25
申请号：CN201410216640.6
申请日：2014-05-22
Applicant: 上海北京大学微电子研究院
IPC: H01L23/373 , H01L23/367 , H01L21/762
Abstract: 一种用于减小自加热效应的SOI高压结构，本发明公开了该结构的原理示意图及其制造方法，以减弱SOI高压结构中埋层存在的自加热效应。其中该结构，包括通常的传统的SOI高压结构以及由新材料以不同于传统埋层结构的新型埋层。该材料在不影响或者少量影响器件其他原有属性的情况下，明显降低了自加热效应。该专利包括这种新型结构的材料、结构以及制备方法。
-
公开(公告)号：CN104679929A
公开(公告)日：2015-06-03
申请号：CN201310637290.6
申请日：2013-12-03
Applicant: 上海北京大学微电子研究院
IPC: G06F17/50
Abstract: 本发明公开一种适合高速IC-QFN封装设计应用的封装寄生参数提取方法，用以提取封装结构中引线框架和键合金属线的电学参数。其步骤是：建立不同设计尺寸的QFN封装三维物理模型；在一定的频带范围内，采用电磁场全波分析方法提取QFN封装结构的散射参数；建立引线框架和键合线的等效电路模型；利用提取的散射参数拟合出该等效电路模型中的RLC集总参数；归纳整理引线框架和键合金属线在不同设计情况下的电学参数数据列表；通过数据分析及拟合算法建立电学参数有关物理参数变化的数学模型；最后可提取任意尺寸下的寄生电学参数。本发明具有设计思路简单清晰，在建立模型后，可不经由软件仿真而直接提取引线框架和键合金属线任意尺寸下的电学寄生参数，因而提高封装设计的灵活性。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.027 seconds)
