公开(公告)号：CN1716634A

公开(公告)日：2006-01-04

申请号：CN200510071373.9

申请日：2005-05-27

Applicant: 三菱电机株式会社

Inventor： 须贺原和之 ,  中川直纪 ,  丰田吉彦 ,  坂本孝雄

IPC: H01L29/786 ,  H01L29/06 ,  G02F1/136 ,  G09G3/38

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/78621 ,  H01L29/78627

Abstract: 在TFT阵列基板中，在区域(R1)形成有包含栅电极(6a)、源区(45)、漏区(46)、GOLD区(41、42)以及沟道区(40)的薄膜晶体管(T1)。在区域(R2)形成有包含栅电极(6a)、源区(45)、漏区(46)、GOLD区(41、42)以及沟道区(40)的薄膜晶体管(T2)。薄膜晶体管(T2)的GOLD区(41、42)的GOLD长(G1、G2)(0.5μm)，被设定得比薄膜晶体管(T1)的GOLD区(41、42)的GOLD长(G3、G4)(1.5μm)要短。由此，获得实现半导体元件的占有面积减少的半导体器件。

公开(公告)号：CN1691355A

公开(公告)日：2005-11-02

申请号：CN200510065771.X

申请日：2005-04-15

Applicant: 三菱电机株式会社

Inventor： 丰田吉彦 ,  坂本孝雄 ,  须贺原和之

IPC: H01L29/786 ,  G02F1/136 ,  H04N5/66 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/66757 ,  H01L29/78624 ,  H01L2029/7863

Abstract: 在玻璃衬底(1)上形成有氮化硅膜(2)以及氧化硅膜(3)。在该氧化硅膜(3)上，形成有包含源区(45)、漏区(46)、具有规定的沟道长的沟道区(40)、具有比源区低的杂质浓度的GOLD区域(41)、具有比漏区低的杂质浓度的GOLD区域(42)、栅极绝缘膜(5)以及栅电极(6a)的薄膜晶体管T。栅电极(6a)与GOLD区域(42)在平面上重叠的部分的沟道长方向的长度(G2)，被设定得比栅电极(6a)与GOLD区域(41)在平面上重叠的部分的沟道长方向的长度(G1)要长。由此，获得寄生电容进一步降低的半导体器件。

公开(公告)号：CN108886055A

公开(公告)日：2018-11-23

申请号：CN201780017010.8

申请日：2017-02-02

Applicant: 三菱电机株式会社

Inventor： 须贺原和之 ,  冈部博明 ,  吉田基

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/76 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L21/28 ,  H01L21/3205 ,  H01L21/76 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明涉及半导体装置，具备：半导体层，配置于半导体基板上；第1半导体区域，设置于半导体层的上层部；第2半导体区域，设置于第1半导体区域的上层部；栅极绝缘膜；栅电极；第1主电极，设置于覆盖栅电极的层间绝缘膜上，经由接触孔而与第2半导体区域电连接；以及第2主电极，配置于半导体基板的第2主面上，第1主电极具有：基底电极膜，经由接触孔而与第2半导体区域连接；以及铜膜，设置于基底电极膜上，铜膜在至少一部分中包括其晶体粒径比铜膜的其它部分小的应力缓和层。

公开(公告)号：CN107430999A

公开(公告)日：2017-12-01

申请号：CN201580078128.2

申请日：2015-11-27

Applicant: 三菱电机株式会社

Inventor： 吉田基 ,  冈部博明 ,  须贺原和之

IPC: H01L21/28 ,  H01L21/312 ,  H01L21/318 ,  H01L21/3205 ,  H01L21/329 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L29/06 ,  H01L29/47 ,  H01L29/872

Abstract: 一种半导体装置的制造方法，其特征在于，具备：在以宽带隙半导体为基体材料的半导体元件(18)之上通过镀敷法形成Cu布线电极(17)的工序；还原工序，在NH3气氛下还原Cu布线电极(17)；加热工序，与还原工序同时地对Cu布线电极(17)进行加热；在加热工序之后形成包覆Cu布线电极(17)的扩散防止膜(11)的工序；以及密封工序，用有机树脂膜(10)包覆扩散防止膜(11)。

公开(公告)号：CN1716634B

公开(公告)日：2010-05-05

申请号：CN200510071373.9

申请日：2005-05-27

Applicant: 三菱电机株式会社

Inventor： 须贺原和之 ,  中川直纪 ,  丰田吉彦 ,  坂本孝雄

IPC: H01L29/786 ,  H01L29/06 ,  G02F1/136 ,  G09G3/38

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/78621 ,  H01L29/78627

Abstract: 在TFT阵列基板中，在区域(R1)形成有包含栅电极(6a)、源区(45)、漏区(46)、GOLD区(41、42)以及沟道区(40)的薄膜晶体管(T1)。在区域(R2)形成有包含栅电极(6a)、源区(45)、漏区(46)、GOLD区(41、42)以及沟道区(40)的薄膜晶体管(T2)。薄膜晶体管(T2)的GOLD区(41、42)的GOLD长(G1、G2)(0.5μm)，被设定得比薄膜晶体管(T1)的GOLD区(41、42)的GOLD长(G3、G4)(1.5μm)要短。由此，获得实现半导体元件的占有面积减少的半导体器件。

公开(公告)号：CN100459168C

公开(公告)日：2009-02-04

申请号：CN200510065771.X

申请日：2005-04-15

Applicant: 三菱电机株式会社

Inventor： 丰田吉彦 ,  坂本孝雄 ,  须贺原和之

IPC: H01L29/786 ,  G02F1/136 ,  H04N5/66 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L27/127 ,  H01L29/66757 ,  H01L29/78624 ,  H01L2029/7863

Abstract: 在玻璃衬底(1)上形成有氮化硅膜(2)以及氧化硅膜(3)。在该氧化硅膜(3)上，形成有包含源区(45)、漏区(46)、具有规定的沟道长的沟道区(40)、具有比源区低的杂质浓度的GOLD区域(41)、具有比漏区低的杂质浓度的GOLD区域(42)、栅极绝缘膜(5)以及栅电极(6a)的薄膜晶体管T。栅电极(6a)与GOLD区域(42)在平面上重叠的部分的沟道长方向的长度(G2)，被设定得比栅电极(6a)与GOLD区域(41)在平面上重叠的部分的沟道长方向的长度(G1)要长。由此，获得寄生电容进一步降低的半导体器件。

公开(公告)号：CN1577773A

公开(公告)日：2005-02-09

申请号：CN200410059045.2

申请日：2004-07-29

Applicant: 三菱电机株式会社

Inventor： 内田祐介 ,  寺元弘 ,  须贺原和之 ,  竹口徹

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/02 ,  H01L29/786 ,  G02F1/136

Abstract: 提供一种工作特性优良、缺陷能级极少的薄膜晶体管的制造方法。该方法包括：在绝缘性衬底(1)上，形成氮化硅膜(2)和氧化硅膜(3)构成的内涂敷膜的步骤；在内涂敷膜上形成非晶硅膜(10)的步骤；在硅膜(10)上形成氧化硅膜(11)构成的界面保护膜的步骤；向形成了界面保护膜的衬底照射YAG激光，对硅膜(10)进行激光退火的步骤；对激光退火后的硅膜(4)进行构图的步骤；以及在构图后的衬底上形成氧化硅膜(5)构成的栅绝缘膜的步骤；其中，在真空室内一边保持真空状态一边依次形成内涂敷膜、非晶硅膜(10)和界面保护膜。