公开(公告)号：CN1162912C

公开(公告)日：2004-08-18

申请号：CN97122260.6

申请日：1997-11-12

Applicant: 三菱电机株式会社

Inventor： 上野修一 ,  奥村喜纪 ,  前田茂伸 ,  前川繁登

IPC: H01L27/105 ,  H01L27/108 ,  H01L29/78 ,  H01L21/82 ,  H01L21/336

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11546

Abstract: 本发明的目的在于，提供能消除阈值与扩散层泄漏的折衷关系、同时使栅氧化膜的形成无须分多次进行的半导体装置和制造方法。在N沟道型MOS晶体管T41～T43的栅电极4A～4C中，由于杂质剂量各自不同，所以杂质浓度也各不相同，在构成时使栅电极中的杂质浓度按预计的阈值较高的顺序依次减低。

公开(公告)号：CN1453848A

公开(公告)日：2003-11-05

申请号：CN02157084.1

申请日：2002-12-24

Applicant: 三菱电机株式会社

Inventor： 前田茂伸 ,  松本拓治 ,  岩松俊明 ,  一法师隆志

IPC: H01L21/82 ,  H01L27/08

CPC classification number: H01L29/66772 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/42384 ,  H01L29/7841 ,  H01L29/78615 ,  H01L29/78654 ,  Y10S438/981

Abstract: 提供可进行体固定，同时实现高速且稳定的动作的SOI元件。在栅极电极12的栅极接触焊盘GP以外的部分与SOI层3之间，配设厚度1到5nm的栅极绝缘膜11，在栅极接触焊盘GP与SOI层3之间，配设厚度5到15nm的栅极绝缘膜110。另外，栅极绝缘膜11和栅极绝缘膜110已连接起来。

公开(公告)号：CN1371132A

公开(公告)日：2002-09-25

申请号：CN01143820.7

申请日：2001-12-14

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  前田茂伸 ,  岩松俊明 ,  一法师隆史

IPC: H01L27/12 ,  H01L29/78

CPC classification number: H01L29/78615 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1112 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78654 ,  Y10S257/904

Abstract: 本发明的课题是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI结构的半导体装置。解决方法是在由部分氧化膜31进行了元件隔离的元件形成区中形成由源区51、漏区61和H栅电极71构成的MOS晶体管。在H栅电极71中,利用左右(图中上下)的“I”,导电性地隔离在源区51和漏区61上在栅宽W方向上邻接地形成的体区13与漏区61和源区51,中央的“－”起到原来的MOS晶体管的栅电极的功能。

公开(公告)号：CN1198595A

公开(公告)日：1998-11-11

申请号：CN98103876.X

申请日：1998-02-19

Applicant: 三菱电机株式会社

Inventor： 上野修一 ,  奥村喜纪 ,  前田茂伸 ,  前川繁登

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/04 ,  H01L21/82

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/11546

Abstract: 提供在解决阈值和扩散层漏泄的折衷关系的同时没有必要分成几次形成栅氧化膜的半导体器件及其制造方法。栅电极4A～4C分别具备在栅氧化膜3的上部按顺序层叠的多晶硅层M1、WSi层L1、多晶硅层M1、WSi层L2、多晶硅层M1、WSi层L3,在栅电极4A～4C的下层的阱层101内分别形成沟道掺杂层103A～103C。

公开(公告)号：CN100458968C

公开(公告)日：2009-02-04

申请号：CN200410064300.2

申请日：2001-11-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也 ,  永久克己 ,  前田茂伸

IPC: G11C11/16 ,  G11C7/00

CPC classification number: B82Y10/00 ,  G11C11/15 ,  G11C11/16 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/01019 ,  H01L2924/01021 ,  H01L2924/01025 ,  H01L2924/01039 ,  H01L2924/01057 ,  H01L2924/01068 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了一种磁存储装置，配备具有多个存储器单元阵列、跨过所述多个存储器单元阵列的多个主字线、对应于所述多个存储器单元阵列的每一个配置的多个存储器单元阵列选择线的至少一个存储器单元阵列组，该存储器单元阵列由多个存储器单元构成，该存储器单元包括非接触地交叉、构成矩阵的多个位线和多个字线以及分别配置在所述多个位线和所述多个字线的交叉部上的至少一个磁隧道结，所述多个字线分别连接于分别设置在所述多个主字线和所述多个存储器单元阵列选择线的交叉部上的第一组合逻辑门的输出，所述第一组合逻辑门的输入连接于处于交叉状态的所述多个主字线之一与所述多个存储器单元阵列选择线之一。

公开(公告)号：CN1812108A

公开(公告)日：2006-08-02

申请号：CN200510022803.8

申请日：2001-12-14

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  前田茂伸 ,  岩松俊明 ,  一法师隆史

IPC: H01L27/12 ,  H01L29/78

CPC classification number: H01L29/78615 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1112 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78654 ,  Y10S257/904

Abstract: 本发明的目的是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI(绝缘体上的硅)结构的半导体装置。解决方法是在由部分氧化膜(31)进行了元件隔离的元件形成区中形成由源区(51)、漏区(61)和H栅电极(71)构成的MOS晶体管。在H栅电极(71)中，利用左右(图中上下)的“I”，导电性地隔离在源区(51)和漏区(61)上在栅宽W方向上邻接地形成的体区(13)与漏区(61)和源区(51)，中央的“－”起到原来的MOS晶体管的栅电极的功能。

公开(公告)号：CN1230888C

公开(公告)日：2005-12-07

申请号：CN02157084.1

申请日：2002-12-24

Applicant: 三菱电机株式会社

Inventor： 前田茂伸 ,  松本拓治 ,  岩松俊明 ,  一法师隆志

IPC: H01L21/82 ,  H01L27/08

CPC classification number: H01L29/66772 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/42384 ,  H01L29/7841 ,  H01L29/78615 ,  H01L29/78654 ,  Y10S438/981

Abstract: 提供可进行体固定，同时实现高速且稳定的动作的SOI元件。在栅极电极(12)的栅极接触焊盘GP以外的部分与SOI层(3)之间，配设厚度1到5nm的栅极绝缘膜(11)，在栅极接触焊盘GP与SOI层(3)之间，配设厚度5到15nm的栅极绝缘膜(110)。另外，栅极绝缘膜(11)和栅极绝缘膜(110)已连接起来。

公开(公告)号：CN1199281C

公开(公告)日：2005-04-27

申请号：CN01143820.7

申请日：2001-12-14

Applicant: 三菱电机株式会社

Inventor： 松本拓治 ,  前田茂伸 ,  岩松俊明 ,  一法师隆史

IPC: H01L27/12 ,  H01L29/78

CPC classification number: H01L29/78615 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/11 ,  H01L27/1112 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/78654 ,  Y10S257/904

Abstract: 本发明的目的是得到能以良好的稳定性固定由部分隔离区进行了元件隔离的元件形成区中的体区的电位的SOI(绝缘体上的硅)结构的半导体装置。解决方法是在由部分氧化膜(31)进行了元件隔离的元件形成区中形成由源区(51)、漏区(61)和H栅电极(71)构成的MOS晶体管。在H栅电极(71)中，利用左右(图中上下)的“I”，导电性地隔离在源区(51)和漏区(61)上在栅宽W方向上邻接地形成的体区(13)与漏区(61)和源区(51)，中央的“-”起到原来的MOS晶体管的栅电极的功能。

公开(公告)号：CN1115716C

公开(公告)日：2003-07-23

申请号：CN98115981.8

申请日：1998-07-15

Applicant: 三菱电机株式会社

Inventor： 岩松俊明 ,  山口泰男 ,  前田茂伸 ,  一法师隆志 ,  平野有一

IPC: H01L21/20

CPC classification number: H01L27/1203 ,  H01L21/84

Abstract: 本发明提供防止了来自衬底边缘区的尘粒的半导体衬底的处理方法和半导体衬底。对SOI衬底(10)的边缘区和下主面进行氧化形成氧化膜(13)。在该氧化步骤中将在SOI衬底(10)的边缘区和下主面上露出的氧化膜(11)作为下敷氧化膜来使用，与LOCOS(硅的局部氧化)氧化同样地进行。因而，在SOI衬底(10)的边缘区和下主面上氧化膜(13)的厚度比氧化膜(11)厚。

公开(公告)号：CN1199248A

公开(公告)日：1998-11-18

申请号：CN98104394.1

申请日：1998-02-05

Applicant: 三菱电机株式会社

Inventor： 上野修一 ,  奥村喜纪 ,  前田茂伸 ,  前川繁登

IPC: H01L29/78 ,  H01L27/108 ,  H01L27/04 ,  H01L21/336 ,  H01L21/82

CPC classification number: H01L27/11526 ,  H01L21/76218 ,  H01L21/8234 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/11546

Abstract: 提供一种半导体器件及其制造方法,既解决阈值和扩散层漏泄电流的权衡关系,又不必分几次形成栅极氧化膜。因N型沟道MOS晶体管T41～T43的栅极4A～4C中的氮的剂量各不相同,故氮导入区N1～N3的氮的浓度也各不相同,阈值要求越高,栅极中的氮的浓度越高,按照该顺序来构成。