公开(公告)号：CN118963492A

公开(公告)日：2024-11-15

申请号：CN202410048143.3

申请日：2024-01-11

Applicant: 三星电子株式会社

Inventor： 李相吉 ,  高准英 ,  朴政民 ,  朴彰辉

IPC: G06F1/18 ,  G06F1/26 ,  G06F9/54 ,  G06F3/06

Abstract: 计算设备包括第一管芯，该第一管芯包括：逻辑结构，包括执行针对数据的计算的处理设备；前侧线路结构，设置在逻辑结构的前表面上并且包括线路；以及后侧电力网络结构，设置在逻辑结构的后表面上并且提供电力。该计算设备还包括第二管芯，该第二管芯包括存储器件，该存储器件存储用于处理设备的计算的数据。存储器件包括分别对应于多条通道的多个存储体组，并且第二管芯通过C2C接合方法而接合到后侧电力网络结构上。

公开(公告)号：CN118036095A

公开(公告)日：2024-05-14

申请号：CN202310655834.5

申请日：2023-06-05

Applicant: 三星电子株式会社

Inventor： 朴彰辉 ,  高准英 ,  朴政民

IPC: G06F21/72 ,  G06F21/78

Abstract: 提供存储器装置和用于管理存储器装置的使用历史的方法。所述存储器装置可包括：时间计数器，被配置为根据预定时间间隔输出计数信号；使用历史电路，被配置为基于计数信号来写入操作时间值，并且生成并写入与操作时间值对应的验证值；以及命令解码器，被配置为从存储器控制器接收指令。指令可根据基于操作时间值和验证值确定的操作模式。

公开(公告)号：CN117672282A

公开(公告)日：2024-03-08

申请号：CN202311051153.4

申请日：2023-08-21

Applicant: 三星电子株式会社

Inventor： 朴政民 ,  高准英 ,  朴彰辉

IPC: G11C7/22 ,  G11C7/20 ,  G11C7/04

Abstract: 提供了一种电子装置及其操作方法以及存储器装置。电子装置包括：系统芯片，其输出写时钟和写数据信号；以及存储器装置，其基于写时钟接收写数据信号并且输出频率不同于写时钟的频率的读数据信号和数据选通信号。该存储器装置还包括第一间隔振荡器、第二间隔振荡器和温度传感器。电子装置在电子装置的初始化中执行第一训练并且在初始化之后的操作中执行第二训练。存储器装置在第二训练中在间隔振荡器的操作期间执行计数操作，并且参考存储器装置的温度信息校正最终计数值。

公开(公告)号：CN117636940A

公开(公告)日：2024-03-01

申请号：CN202310826394.5

申请日：2023-07-06

Applicant: 三星电子株式会社

Inventor： 高准英 ,  朴政民 ,  朴彰辉

IPC: G11C11/406 ,  G11C11/4063

Abstract: 提供了存储器控制装置及其刷新控制方法。所述存储器控制装置包括阈值生成电路，阈值生成电路被配置为：设置用于电结合到所述存储器控制装置的第一存储器模块的第一阈值。第一阈值基于与第一存储器模块相关联的信息。攻击防御电路还被设置，攻击防御电路被配置为：对输入行地址进行计数，并将第一存储器模块的行地址之中的其计数值超过第一阈值的行地址判定为攻击者行地址。

公开(公告)号：CN116110481A

公开(公告)日：2023-05-12

申请号：CN202211399313.X

申请日：2022-11-09

Applicant: 三星电子株式会社

Inventor： 高准英 ,  南尚完 ,  金有世 ,  金喜源

IPC: G11C29/12

Abstract: 提供了一种非易失性存储器设备。非易失性存储器设备包括：存储器单元阵列，其包括多个单元串，每个单元串包括分别连接到字线的存储器单元；页缓冲器电路，其包括分别通过位线连接到存储器单元的页缓冲器，其中，第一页缓冲器通过第一位线连接到第一单元串；控制逻辑电路，其被配置为控制预感应操作在预感应时间段期间将第一位线和第一单元串彼此断开，以便检测第一位线的缺陷，并且控制后感应操作在后感应时间段中将第一位线和第一单元串彼此连接，以便检测字线和第一位线的缺陷；和缺陷检测电路，其被配置为基于感应操作，检测字线的缺陷。