公开(公告)号：CN111816584B

公开(公告)日：2024-02-13

申请号：CN202010248840.5

申请日：2020-04-01

Applicant: 三星电子株式会社

Inventor： 朴柄善 ,  金益秀 ,  任智芸 ,  罗相虎 ,  吴民在

IPC: H01L21/67 ,  H01L21/02

Abstract: 本发明提供了喷头、包括其的半导体制造装置以及半导体制造方法。该半导体制造装置包括：腔室，包括在其中提供基板的操作区；在操作区中并接收基板的基板支持件；以及在基板支持件下方的下喷头，该下喷头包括：各向同性喷头，具有在基板的底表面上各向同性地提供第一反应气体的第一喷嘴孔；以及条纹喷头，具有条纹喷嘴区域和在条纹喷嘴区域之间的条纹空白区域，条纹喷嘴区域具有第二喷嘴孔，第二喷嘴孔在基板的底表面上非各向同性地提供第二反应气体。

公开(公告)号：CN114664825A

公开(公告)日：2022-06-24

申请号：CN202111457413.9

申请日：2021-12-02

Applicant: 三星电子株式会社

Inventor： 金成洙 ,  金柱汉 ,  安圭焕 ,  金益秀 ,  白宗玟

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：设置在衬底上的第一有源图案；填充限定第一有源图案的沟槽的器件隔离层；设置在第一有源图案上的第一沟道图案和第一源极/漏极图案，其中第一沟道图案包括被堆叠并彼此间隔开的半导体图案；延伸并跨越第一沟道图案的栅电极；设置在第一沟道图案和栅电极之间的栅极电介质层；以及设置在器件隔离层和第一有源图案的第一侧壁之间的第一钝化图案。第一钝化图案包括从器件隔离层向上突出的上部和掩埋在器件隔离层中的下部。栅极电介质层覆盖第一钝化图案的上部。

公开(公告)号：CN113745196A

公开(公告)日：2021-12-03

申请号：CN202110193507.3

申请日：2021-02-20

Applicant: 三星电子株式会社

Inventor： 金庆希 ,  卢佑哲 ,  金益秀 ,  金埈宽 ,  金陈燮 ,  慎镛珍

IPC: H01L23/538 ,  H01L27/108 ,  H01L27/24

Abstract: 公开了一种半导体器件，其包括：衬底，包括单元阵列区域和外围电路区域；单元晶体管，在衬底的单元阵列区域上；外围晶体管，在衬底的外围电路区域上；第一互连层，连接到单元晶体管；第二互连层，连接到外围晶体管；层间电介质层，覆盖第一互连层；以及阻挡层，与第一互连层间隔开，该阻挡层覆盖第二互连层的顶表面和侧壁。

公开(公告)号：CN101082931A

公开(公告)日：2007-12-05

申请号：CN200710104891.5

申请日：2007-05-24

Applicant: 三星电子株式会社

Inventor： 金益秀

IPC: G06F17/30

CPC classification number: G06F17/301 ,  G06F17/3012 ,  Y10S707/964

Abstract: 提供了一种通过将通用盘格式(UDF)文件系统的元数据中包含的文件标识符描述符(FID)分割并排列来管理数据的装置和方法。所述用于管理数据的装置包括：输入单元，在文件系统环境中接收用于产生数据的命令；控制器，确定与所述命令相应的数据类型；数据产生器，通过参考所述命令来产生数据；元数据更新器，根据数据类型来排列所产生的数据的FID。

公开(公告)号：CN111180506B

公开(公告)日：2024-07-23

申请号：CN201910680569.X

申请日：2019-07-26

Applicant: 三星电子株式会社

Inventor： 李准原 ,  权赫宇 ,  金益秀 ,  崔炳德

IPC: H01L29/06 ,  H10B12/00

Abstract: 提供一种半导体器件和制造半导体器件的方法，该半导体器件包括：衬底；下结构，所述下结构在所述衬底上并且包括焊盘图案，所述焊盘图案的上表面对应于所述下结构的最上表面；多个下电极，所述多个下电极与所述焊盘图案的所述上表面接触；介电层和上电极，所述介电层和所述上电极顺序地堆叠在每个所述下电极的表面上；以及氢供应层，所述氢供应层包含氢，位于所述下电极之间，并且比所述介电层更靠近所述衬底。

公开(公告)号：CN118159030A

公开(公告)日：2024-06-07

申请号：CN202311213244.3

申请日：2023-09-19

Applicant: 三星电子株式会社

Inventor： 金炯永 ,  朴秀贞 ,  全惠颂 ,  表炫坤 ,  金益秀

IPC: H10B41/41 ,  H10B41/20 ,  H10B41/35 ,  H10B43/40 ,  H10B43/35 ,  H10B43/20

Abstract: 提供了制造半导体装置的方法。所述方法可以包括：在具有垂直堆叠结构的半导体装置中，在沉积牺牲金属层之前，在基底模制件的侧壁上选择性地沉积碳层。

公开(公告)号：CN118057929A

公开(公告)日：2024-05-21

申请号：CN202311506109.8

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 金烔永 ,  金大弘 ,  金益秀

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/50 ,  H10B41/27 ,  H10B41/35 ,  H10B41/50

Abstract: 提供了一种半导体器件及其制造方法。所述半导体器件可以包括栅电极、延伸穿过所述栅电极的沟道、第一贯穿通路、第一分隔绝缘层、第二分隔绝缘层和绝缘图案，所述栅电极在衬底上沿第一方向彼此间隔开并且包括阶梯形状的焊盘。所述栅电极可以包括位于第一栅电极下方的第二栅电极。所述第一贯穿通路可以穿过并且电连接到所述第一栅电极的第一焊盘，穿过所述第二栅电极，并且包括连接到导电柱的连接部分。所述连接部分可以接触所述第一焊盘。所述第一分隔绝缘层可以位于所述连接部分的上表面上。所述第二分隔绝缘层可以位于所述连接部分的底表面上。所述绝缘图案可以位于所述第一贯穿通路与所述第二栅电极的侧壁之间。

公开(公告)号：CN116113241A

公开(公告)日：2023-05-12

申请号：CN202211374621.7

申请日：2022-11-03

Applicant: 三星电子株式会社

Inventor： 吴民在 ,  金益秀 ,  罗相虎 ,  任智芸

IPC: H10B43/35 ,  H10B43/40 ,  H10B43/27 ,  H10B41/35 ,  H10B41/41 ,  H10B41/27

Abstract: 本公开涉及一种半导体存储器件和包括其的电子系统。该半导体存储器件包括：单元基板；模制结构，包括堆叠在单元基板上的多个栅电极，栅电极包括依次堆叠的第一接地选择线、第二接地选择线和多条字线；沟道结构，在垂直方向上延伸，穿过单元基板的上表面并穿透模制结构；局部隔离区，在与单元基板的上表面平行的第一方向上延伸并部分地分隔模制结构；以及接地隔离结构，连接在第一方向上彼此相邻的两个局部隔离区，在垂直方向上延伸并穿透第一接地选择线和第二接地选择线，其中接地隔离结构的宽度随着距单元基板的距离的增大而增大。

公开(公告)号：CN109411386B

公开(公告)日：2023-04-07

申请号：CN201810805363.0

申请日：2018-07-20

Applicant: 三星电子株式会社

Inventor： 李昭荣 ,  李现宰 ,  金益秀 ,  李章熙

IPC: H01L21/67 ,  C23C16/455

Abstract: 提供了前体供应单元、基板处理系统和制造半导体器件的方法。所述前体供应单元可包括：外部容器；内部容器，设置在所述外部容器中并且用于储存前体源；具有注入口的气体注入线路，用于将载气提供到所述外部容器中；以及具有排放口的气体排放线路，用于排放所述外部容器中的所述载气和从所述前体源产生的前体。

公开(公告)号：CN111223869A

公开(公告)日：2020-06-02

申请号：CN201910869953.4

申请日：2019-09-16

Applicant: 三星电子株式会社

Inventor： 金一宇 ,  安相基 ,  表炫坤 ,  金益秀 ,  朴嬉淑 ,  任智芸

IPC: H01L27/11563 ,  H01L27/1157

Abstract: 在制造竖直存储器装置的方法中，包括氮化物的第一牺牲层形成在衬底上。在第一牺牲层上形成模具，模具包括交替且重复堆叠的绝缘层和第二牺牲层。绝缘层和第二牺牲层分别包括第一氧化物和第二氧化物。穿过模具和第一牺牲层形成沟道。穿过模具和第一牺牲层形成开口以暴露出衬底的上表面。通过开口去除第一牺牲层，以形成第一间隙。形成沟道连接图案以填充第一间隙。将第二牺牲层替换为栅电极。