-
公开(公告)号：CN109216369A
公开(公告)日：2019-01-15
申请号：CN201810711070.6
申请日：2018-07-02
Applicant: 三星电子株式会社
IPC: H01L27/11568 , H01L27/11573 , H01L27/11582 , H01L23/488
Abstract: 一种半导体器件可以包括多个导电图案和绝缘图案。多个导电图案可以形成在衬底上。多个导电图案可以在与衬底的上表面垂直的竖直方向上彼此间隔开。多个导电图案中的每一个可以具有延伸部分和台阶部分。台阶部分可以设置在对应导电图案的边缘处。绝缘图案可以在竖直方向上形成在多个导电图案之间。多个导电图案中的每一个的台阶部分的下表面和上表面可以向上弯曲。
-
公开(公告)号：CN109216365A
公开(公告)日：2019-01-15
申请号：CN201810729739.4
申请日：2018-07-05
Applicant: 三星电子株式会社
IPC: H01L27/11551
Abstract: 本公开提供一种半导体器件，其包括堆叠结构、通道孔、介电层、通道层、钝化层以及空气隙。堆叠结构包括交替地堆叠在彼此上的导电层图案与层间绝缘层图案。通道孔穿透所述堆叠结构。介电层设置在所述通道孔的侧壁上。通道层设置在所述介电层上及所述通道孔中。钝化层设置在所述通道层上及所述通道孔中。所述通道层夹置在所述钝化层与所述介电层之间。空气隙被所述钝化层环绕。所述空气隙的宽度大于所述钝化层的宽度。本公开的半导体器件可提高操作速度、耐用性并改善性能。
-
公开(公告)号：CN107946307A
公开(公告)日：2018-04-20
申请号：CN201710597611.2
申请日：2017-07-20
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , H01L23/5283 , H01L27/11565 , H01L27/11556
Abstract: 一种半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。
-
公开(公告)号：CN107919362A
公开(公告)日：2018-04-17
申请号：CN201710863071.8
申请日：2017-09-21
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11578
CPC classification number: H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/0847 , H01L29/1037 , H01L29/42324 , H01L29/4234 , H01L29/42364 , H01L27/11565 , H01L27/11578
Abstract: 一种半导体存储器件可以包括：堆叠结构，包括交替地堆叠在衬底上的多个绝缘层和多个栅电极；下半导体图案，从衬底的顶部突出；竖直绝缘图案，从衬底沿竖直方向延伸并穿透堆叠结构；和竖直沟道图案，在竖直绝缘图案的内表面上并且接触下半导体图案，其中下半导体图案的上部包括具有曲面形外形的凹入区域，并且在凹入区域中，竖直沟道图案的下部的外表面沿着凹入区域的曲面接触下半导体图案。
-
公开(公告)号：CN107634065A
公开(公告)日：2018-01-26
申请号：CN201710407278.4
申请日：2017-06-02
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
CPC classification number: H01L27/11582 , H01L27/11519 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11575 , H01L29/42324 , H01L29/4234
Abstract: 在一个实施方式中，半导体器件包括在衬底上的交替的第一层间绝缘层和栅电极层的堆叠。栅电极层中的至少一个栅电极层具有第一部分和第二部分。第二部分形成至少一个栅电极层的端部，并且第二部分的底表面在比第一部分的底表面更低的高度处。接触插塞从第二部分延伸。
-
Patent Agency Ranking
-
公开(公告)号：CN108022928B
公开(公告)日：2023-04-07
申请号：CN201710983668.6
申请日：2017-10-20
Applicant: 三星电子株式会社
Abstract: 本公开涉及垂直存储器件及制造其的方法。一种垂直存储器件包括具有下半导体图案结构和上半导体图案的第一结构以及围绕第一结构的侧壁的多个栅电极，下半导体图案结构填充衬底上的凹陷并在基本上垂直于衬底的上表面的第一方向上从衬底的上表面突出，下半导体图案结构包括顺序堆叠的第一未掺杂半导体图案、掺杂半导体图案和第二未掺杂半导体图案，并且掺杂半导体图案的下表面低于衬底的上表面，上半导体图案在下半导体图案结构上在第一方向上延伸，所述多个栅电极分别在多个层处从而在第一方向上彼此间隔开。
-
公开(公告)号：CN108807409B
公开(公告)日：2021-08-24
申请号：CN201810386342.X
申请日：2018-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11526 , H01L27/11521 , H01L27/11578 , H01L27/11573 , H01L27/11568
Abstract: 本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。
-
公开(公告)号：CN108807409A
公开(公告)日：2018-11-13
申请号：CN201810386342.X
申请日：2018-04-26
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11526 , H01L27/11521 , H01L27/11578 , H01L27/11573 , H01L27/11568
Abstract: 本发明提供一种半导体装置，其可包括衬底、包含堆叠在衬底上的电极的电极结构、穿透至少部分电极结构的上部半导体图案以及位于衬底与上部半导体图案之间的下部半导体图案。上部半导体图案包含间隙填充部分以及从间隙填充部分在远离衬底的方向上延伸的侧壁部分，下部半导体图案包含凹形顶部表面，间隙填充部分填充由凹形顶部表面所包封的区域，间隙填充部分的顶部表面具有朝向衬底变形的圆形形状，且侧壁部分的厚度小于间隙填充部分的厚度。
-
公开(公告)号：CN108022928A
公开(公告)日：2018-05-11
申请号：CN201710983668.6
申请日：2017-10-20
Applicant: 三星电子株式会社
IPC: H01L27/11517 , H01L27/11563
Abstract: 本公开涉及垂直存储器件及制造其的方法。一种垂直存储器件包括具有下半导体图案结构和上半导体图案的第一结构以及围绕第一结构的侧壁的多个栅电极，下半导体图案结构填充衬底上的凹陷并在基本上垂直于衬底的上表面的第一方向上从衬底的上表面突出，下半导体图案结构包括顺序堆叠的第一未掺杂半导体图案、掺杂半导体图案和第二未掺杂半导体图案，并且掺杂半导体图案的下表面低于衬底的上表面，上半导体图案在下半导体图案结构上在第一方向上延伸，所述多个栅电极分别在多个层处从而在第一方向上彼此间隔开。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.023 seconds)
