-
公开(公告)号：CN1716447B
公开(公告)日：2011-09-28
申请号：CN200510077925.7
申请日：2005-06-15
Applicant: 三星电子株式会社
IPC: G11C11/413 , G11C7/00
CPC classification number: G11C11/417 , G11C5/147
Abstract: 提供了一种具有低功耗的半导体存储器件，其具有与多个位线对和多个字线相连接的存储单元阵列，以执行数据的读取或写入操作。所述器件包括用于供给第一电源电压的第一电源。而且，第二电源供给具有比第一电源电压低的电压电平的第二电源电压。此外，所述器件还包括标准地线。提升接地电路提供具有比标准地线的电压电平高的电压电平的提升接地电压。第一电力电路与第一电源和标准地线相连接，并响应于第一电源电压而工作。第二电力电路与第二电源和提升接地电路相连接，并响应于第二电源电压而工作。从而，可以降低功率和芯片尺寸。
-
公开(公告)号：CN1959847B
公开(公告)日：2011-05-04
申请号：CN200610144770.9
申请日：2006-09-08
Applicant: 三星电子株式会社
CPC classification number: G11C13/0038 , G11C13/0004 , G11C13/004 , G11C13/0069 , G11C2013/009 , G11C2213/72
Abstract: 一种相变随机存取存储器设备包括含有多个相变存储器单元的存储器阵列，每个相变存储器单元都包括相变材料和二极管，多个将位线连接到相应数据线的列选择晶体管，所述位线被连接到相变存储器单元，以及将数据线连接到读出放大器单元的控制节点。在写操作模式时，通过提升第一电压获得的控制电压被分别施施加到控制节点以及列选择晶体管的栅极，地电压被施施加到所选择的一个相变存储器单元的字线。在待机模式时，连接到存储器阵列的相变存储器单元的字线和位线被维持在同一电压。
-
公开(公告)号：CN1921004B
公开(公告)日：2010-11-17
申请号：CN200610121875.2
申请日：2006-08-25
Applicant: 三星电子株式会社
CPC classification number: H01L27/224 , B82Y10/00 , G11C11/161 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675
Abstract: 本发明公开了一种磁性存储器件，其包括：公用线；第一写入二极管、读取二极管和第二写入二极管，并联连接到该公用线上。该磁性存储器件还包括：磁性隧道结结构，连接到该读取二极管上；第一和第二写入导体，设置在该磁性隧道结结构的两侧，并分别连接到该第一和第二写入二极管上；和第一写入线、读取线和第二写入线，其分别连接到该第一写入导体、该磁性隧道结结构和该第二写入导体上。
-
公开(公告)号：CN1716447A
公开(公告)日：2006-01-04
申请号：CN200510077925.7
申请日：2005-06-15
Applicant: 三星电子株式会社
IPC: G11C11/413 , G11C7/00
CPC classification number: G11C11/417 , G11C5/147
Abstract: 提供了一种具有低功耗的半导体存储器件，其具有与多个位线对和多个字线相连接的存储单元阵列，以执行数据的读取或写入操作。所述器件包括用于供给第一电源电压的第一电源。而且，第二电源供给具有比第一电源电压低的电压电平的第二电源电压。此外，所述器件还包括标准地线。提升接地电路提供具有比标准地线的电压电平高的电压电平的提升接地电压。第一电力电路与第一电源和标准地线相连接，并响应于第一电源电压而工作。第二电力电路与第二电源和提升接地电路相连接，并响应于第二电源电压而工作。从而，可以降低功率和芯片尺寸。
-
公开(公告)号：CN1086360A
公开(公告)日：1994-05-04
申请号：CN93119655.8
申请日：1993-10-29
Applicant: 三星电子株式会社
IPC: H03K19/00
CPC classification number: H03K19/0948 , H03K19/00384
Abstract: 本发明的输入缓冲器包括一个使用一上拉晶体管和一下拉晶体管以缓冲输入信号的缓冲装置和一个连接在用于缓冲装置中的上拉晶体管与下拉晶体管之间用于接收启动信号以防止输出高电平电压因电源电压变动而起伏的补偿器。因此能够防止由电源电压变动所引起的高逻辑电平输出电压的起伏。
-
Patent Agency Ranking
公开(公告)号：CN102496387A
公开(公告)日：2012-06-13
申请号：CN201110423365.1
申请日：2007-09-04
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C13/0069 , G11C13/0004 , G11C13/0064
Abstract: 在非易失性存储设备中，通过在编程操作的第一编程间隔期间，在从多个非易失性存储单元中所选择的多个选择存储单元之中的第一组中编程具有第一逻辑状态的数据，随后在第一编程间隔之后的编程操作的第二编程间隔期间，在所选择的存储单元之中的第二组中编程具有不同于第一逻辑状态的第二逻辑状态的数据，在多个非易失性存储单元上执行编程操作。
-
公开(公告)号：CN1664953B
公开(公告)日：2011-09-28
申请号：CN200510006246.0
申请日：2005-02-02
Applicant: 三星电子株式会社
CPC classification number: G11C13/0069 , G11C13/0004 , G11C13/0023 , G11C2013/0078 , G11C2013/0092
Abstract: 相变单元存储器件包括数个相变存储单元、地址电路、写驱动器和写驱动器控制电路。相变存储单元的每一个都包括可在非晶态和晶态之间可编程的一块材料。地址电路选择至少一个存储单元，写驱动器生成将地址电路选择的存储单元编程(program)为非晶态的复位脉冲电流，以及将地址电路选择的存储单元编程为晶态的置位脉冲电流。写驱动器控制电路根据写驱动器和地址电路选择的存储单元之间的负载，改变复位脉冲电流和置位脉冲电流中的至少一个的脉冲宽度和脉冲计数中的至少一个。
-
公开(公告)号：CN1697082B
公开(公告)日：2010-07-07
申请号：CN200510071683.0
申请日：2005-03-07
Applicant: 三星电子株式会社
CPC classification number: G11C13/0069 , G11C13/0004 , G11C2013/0078 , G11C2013/0088 , G11C2013/0092
Abstract: 一种编程相变型存储器阵列的方法和一种相变型存储器件的电路，所述阵列和存储器件都具有多个相变型存储单元，该方法和器件可以使其中所有的相变型存储单元被改变或者设置为置位电阻状态，并且可以减少将该相变型存储器阵列改变为置位电阻状态所需的时间。在这个方法中，可以将具有第一到第n等级的置位电流脉冲施加于该阵列的单元以将这些单元改变为置位电阻状态。按任何等级的施加于相变型存储单元的置位电流脉冲的最小电流电平可以高于该阵列的单元的基准电流电平。置位电流脉冲的指定电流电平可以按顺序逐个等级减小。
-
公开(公告)号：CN1897156B
公开(公告)日：2010-05-12
申请号：CN200610105889.5
申请日：2006-07-13
Applicant: 三星电子株式会社
CPC classification number: G11C13/0038 , G11C5/145 , G11C11/5678 , G11C13/0004 , G11C13/0069 , G11C2013/009
Abstract: 一个方面的一种相变存储器件包括：包含多个相变存储单元的存储阵列；写升压电路；和写驱动器。写升压电路在第一操作模式中响应于控制信号升高第一电压并且输出第一控制电压，并且在第二操作模式和第三操作模式中响应于控制信号升高第一电压并输出第二控制电压。在第一操作模式中，写驱动器由第一控制电压驱动，并且将数据写到存储阵列的所选存储单元中。
-
公开(公告)号：CN100557811C
公开(公告)日：2009-11-04
申请号：CN200610009594.8
申请日：2006-02-24
Applicant: 三星电子株式会社
IPC: H01L27/24 , H01L21/822
CPC classification number: G11C13/0004 , G11C2213/72 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/1675
Abstract: 本发明公开了一种具有单元二极管的相变存储器件的制造方法，包括在第一导电型的半导体衬底上，形成多条平行字线和填充所述字线之间间隙区的字线隔离层，所述字线形成以具有与所述第一导电型不同的第二导电型并且具有平的顶表面；在所述字线和字线隔离层上形成上成型层，构图所述上成型层以形成暴露所述字线预定区的多个上开口；在所述上开口内顺序形成第一半导体图案和第二半导体图案，所述第一半导体图案形成以具有所述第一导电型或第二导电型，并且所述第二半导体图案形成以具有第一导电型；并且分别在所述第二半导体图案上方形成多个相变材料图案，所述相变材料图案分别电连接到所述第二半导体图案。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.032 seconds)
