公开(公告)号：CN102024822B

公开(公告)日：2016-03-23

申请号：CN201010283670.0

申请日：2010-09-15

Applicant: 三星电子株式会社

Inventor： 朴允文 ,  金建秀 ,  辛镇铉 ,  沈载煌

IPC: H01L27/115 ,  H01L27/02 ,  H01L27/06 ,  H01L21/8247

CPC classification number: H01L27/11531 ,  H01L27/11526 ,  H01L28/20 ,  H01L28/24

Abstract: 本申请提供了一种包括电阻器的半导体器件及其制造方法的实施例。该半导体器件包括：模型图案，被布置在半导体衬底上以限定沟槽；电阻图案，包括本体区以及第一接触区和第二接触区，本体区覆盖沟槽的底部和侧壁，第一接触区和第二接触区分别在模型图案的上表面上从本体区开始延伸；以及第一线和第二线，分别接触第一接触区和第二接触区。

公开(公告)号：CN101373765A

公开(公告)日：2009-02-25

申请号：CN200810144566.6

申请日：2008-08-22

Applicant: 三星电子株式会社

Inventor： 辛镇铉 ,  曹盛纯 ,  金珉澈 ,  崔升旭

IPC: H01L27/02 ,  H01L27/06 ,  H01L21/82 ,  H01L21/8234

CPC classification number: H01L27/1052 ,  H01L27/0629 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11531 ,  H01L28/20

Abstract: 在一种半导体器件及其制造方法中，该半导体器件包括基板，其包括第一区和第二区。至少一个第一栅极结构位于第一区中的基板上，该至少一个第一栅极结构包括第一栅极绝缘层和第一栅极绝缘层上的第一栅极电极层。至少一个隔离结构位于第二区中的基板中，该隔离结构的顶表面在高度上低于基板的顶表面。至少一个电阻器图案位于至少一个隔离结构上。

公开(公告)号：CN106601752B

公开(公告)日：2021-11-23

申请号：CN201610878460.3

申请日：2016-10-08

Applicant: 三星电子株式会社

Inventor： 李东植 ,  金英宇 ,  辛镇铉 ,  李正勋

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 公开了一种三维半导体存储装置和一种竖直集成电路装置，所述竖直集成电路装置可包括基底，基底具有第一区域和第二区域，第一区域被预留用于竖直集成电路装置的第一功能电路，其中，第一功能电路具有横跨第一区域的基本恒定的顶表面水平，第二区域被预留用于竖直集成电路装置的第二功能电路并且与第一区域隔开。第二功能电路可具有横跨第二区域的变化的顶表面水平。掺杂的氧化抑制材料可被包括在基底中并且可分别在基底与第一功能电路和第二功能电路的界面处从第一区域延伸到第二区域。

公开(公告)号：CN106571369B

公开(公告)日：2021-08-17

申请号：CN201610883927.3

申请日：2016-10-10

Applicant: 三星电子株式会社

Inventor： 李雄燮 ,  白石千 ,  辛镇铉

IPC: H01L27/11582 ,  H01L27/11556

Abstract: 公开了半导体装置和非易失性存储装置。垂直NAND型存储装置包括在下面的基底上按交替的顺序布置的栅极间绝缘层和栅电极的垂直堆叠，所述基底包括在其中的单元阵列区和接触区。提供了至少一个NAND型沟道结构，所述NAND型沟道结构穿过栅极间绝缘层和栅电极的垂直堆叠垂直地延伸。栅电极中的在接触区的至少一部分上横向地延伸的一个第一栅电极的端部侧壁的垂直斜率不如在所述一个第一栅电极与基底之间延伸的多个第一栅电极的端部侧壁的垂直斜率陡峭。

公开(公告)号：CN103855166B

公开(公告)日：2016-10-12

申请号：CN201310646374.6

申请日：2013-12-04

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  辛镇铉 ,  李钟旻

IPC: H01L27/115 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/28

CPC classification number: H01L27/11524 ,  H01L21/764 ,  H01L29/42324

Abstract: 提供了半导体存储器件及其制造方法。该半导体存储器件可以包括：半导体基板，具有第一沟槽和第二沟槽，该第一沟槽限定第一区域中的有源区域，该第二沟槽提供在第一区域周围的第二区域中；栅极电极，提供在第一区域中以跨过有源区域；电荷存储图案，设置在栅极电极和有源区域之间；阻挡绝缘层，提供在栅极电极和电荷存储图案之间并在第一沟槽之上延伸以在第一沟槽中限定第一空气间隙；以及绝缘图案，提供为与第二沟槽的底表面间隔开以在第二沟槽中限定第二空气间隙。

公开(公告)号：CN1971917A

公开(公告)日：2007-05-30

申请号：CN200610146422.5

申请日：2006-11-13

Applicant: 三星电子株式会社

Inventor： 李俊熙 ,  朴钟浩 ,  辛镇铉 ,  许星会 ,  金容锡 ,  金钟源

IPC: H01L27/115 ,  H01L29/788 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7881 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

Abstract: 一种非易失性存储器件可以包括：衬底，具有单元区；以及单元器件隔离层，位于该衬底的单元区上，以限定单元有源区。浮置栅极可以包括顺序层叠在单元有源区上的下部浮置栅极和上部浮置栅极，而隧道绝缘图形可以位于浮置栅极与单元有源区之间。控制栅电极可以位于该浮置栅极上，而且阻挡绝缘图形可以位于该控制栅电极与浮置栅极之间。更具体地说，上部浮置栅极可以包括位于该下部浮置栅极上的扁平部分和一对从与该单元器件隔离层相邻的扁平部分两边向上延伸的壁部分。此外，由该扁平部分和这对壁部分包围的空间上部的宽度可以大于该空间下部的宽度。还讨论了相关方法。