公开(公告)号：CN111081640A

公开(公告)日：2020-04-28

申请号：CN201910649354.1

申请日：2019-07-18

Applicant: 三星电子株式会社

Inventor： 赵允来 ,  张爱熙 ,  韩承宪

IPC: H01L23/00 ,  H01L21/78

Abstract: 提供了一种半导体器件及其制造方法，其中，通过减少或防止在小片锯切工艺中可能出现的裂纹的扩展而改善了可靠性和产量。所述半导体器件包括：衬底，其包括第一芯片区域和围绕所述第一芯片区域的划片道区域；位于所述第一芯片区域中的所述衬底上的第一低k绝缘膜，其包括介电常数小于氧化硅的介电常数的第一绝缘材料；位于所述划片道区域中的所述衬底上的布线结构，其包括第二低k绝缘膜和所述第二低k绝缘膜中的布线图案，所述第二低k绝缘膜包括所述第一绝缘材料；以及位于所述第一低k绝缘膜与所述布线结构之间的第一保护绝缘膜，其包括不同于所述第一绝缘材料的第二绝缘材料。

公开(公告)号：CN112420644A

公开(公告)日：2021-02-26

申请号：CN202010316950.0

申请日：2020-04-21

Applicant: 三星电子株式会社

Inventor： 李瑌真 ,  卢晙镛 ,  崔慜贞 ,  韩正勋 ,  赵允来

IPC: H01L23/48 ,  H01L21/768

Abstract: 提供了一种半导体芯片，该半导体芯片包括：器件层，位于基底上，器件层包括多个半导体器件；布线结构和下布线间介电层，均位于器件层上，下布线间介电层围绕布线结构并且具有比氧化硅的介电常数低的介电常数；上布线间介电层，布置在下布线间介电层上；隔离凹陷，沿着基底的边缘布置，隔离凹陷形成在下布线间介电层和上布线间介电层的侧表面上，并且具有处于等于或低于下布线间介电层的底表面的水平的水平的底表面；以及覆盖介电层，覆盖下布线间介电层和上布线间介电层的侧表面以及隔离凹陷的底表面。

公开(公告)号：CN109841576A

公开(公告)日：2019-06-04

申请号：CN201811432624.5

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 金善大 ,  赵允来 ,  白南奎

IPC: H01L23/00

Abstract: 本发明提供一种半导体器件、包括其的半导体晶片和半导体封装。该半导体器件包括基板，基板包括第一区域和在俯视图中至少部分地围绕第一区域的第二区域。保护图案设置在基板的第二区域上，并在俯视图中至少部分地围绕基板的第一区域。保护沟槽交叠保护图案并沿着保护图案在俯视图中至少部分地围绕基板的第一区域。保护沟槽的宽度不同于保护图案的宽度。

公开(公告)号：CN107452687A

公开(公告)日：2017-12-08

申请号：CN201710271947.X

申请日：2017-04-24

Applicant: 三星电子株式会社

Inventor： 金善大 ,  白亨吉 ,  赵允来 ,  白南奎

IPC: H01L23/00 ,  H01L27/02

CPC classification number: H01L23/562 ,  H01L21/78 ,  H01L23/585 ,  H01L2224/16225 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L27/0203

Abstract: 本发明提供一种半导体装置，所述半导体装置包括：半导体基板，包括主芯片区域及与主芯片区域相邻的划线通道区域，划线通道区域包括与主芯片区域相邻的第一区及与第一区相邻的第二区；绝缘层，安置在半导体基板上；第一压印结构，在绝缘层的与第一区对应的第一区域中安置在所述绝缘层的第一表面上；第二压印结构，在绝缘层的与第二区对应的第二区域中安置在所述绝缘层的第一表面上；以及挡坝结构，在与第一压印结构对应的位置处设置在绝缘层的第一区域中，挡坝结构在和绝缘层的与半导体基板相邻的第二表面所垂直的方向上延伸。