-
公开(公告)号：CN117130542A
公开(公告)日：2023-11-28
申请号：CN202310392769.1
申请日：2023-04-13
Applicant: 三星电子株式会社
Inventor： 萨钦·苏雷什·乌帕德亚 , 埃尔德霍·帕蒂亚卡拉·通布拉·马修 , 梅耶瑞斯·乔伊锡德拉·萨勒卡尔 , 苏镇麟 , 李宗键 , 金京守
IPC: G06F3/06
Abstract: 一种操作近存储器处理‑双列直插式存储器(NMP‑DIMM)系统的方法，该方法包括：当从与NMP‑DIMM系统通信地连接的主机设备接收多用途寄存器(MPR)读取指令时，由NMP‑DIMM系统的自适应时延模块确定用于执行读取操作的同步的读取时延值，其中，MPR读取指令从主机设备接收以用于训练NMP‑DIMM系统，其中，所述同步的读取时延值是基于与NMP‑DIMM系统的一个或多个存储器单元相关联的一个或多个读取时延值来确定的；以及由自适应时延模块基于所确定的同步的读取时延值来同步NMP‑DIMM系统中的一个或多个第一类型数据路径和第二类型数据路径。
-
公开(公告)号：CN115374031A
公开(公告)日：2022-11-22
申请号：CN202210534918.9
申请日：2022-05-17
Applicant: 三星电子株式会社
Inventor： E.M.帕蒂亚卡拉汤姆布拉 , P.V.马亨德拉卡 , 苏镇麟 , 李宗键
Abstract: 提供了一种用于DIMM到DIMM通信的近存储器处理(Near MemoryProcessing，NMP)双列直插式存储器模块(Dual In‑line Memory Module，DIMM)及其操作方法。NMP DIMM包括一个或多个端口，用于与其他NMP DIMM进行通信连接。所述方法包括由一个NMP DIMM解析从主机平台的处理器接收的NMP命令，基于解析识别对一个或多个其他NMP DIMM的数据依赖性，通过一个NMP DIMM的一个或多个端口建立与一个或多个其他NMPDIMM的通信，通过一个NMP DIMM的一个或多个端口从一个或多个其他NMP DIMM接收数据，使用从一个或多个其他NMP DIMM接收的数据和该一个NMP DIMM中存在的数据中的一个数据来处理NMP命令，和向主机平台的处理器发送NMP命令完成通知。
-
公开(公告)号：CN113626264A
公开(公告)日：2021-11-09
申请号：CN202110286953.9
申请日：2021-03-17
Applicant: 三星电子株式会社
IPC: G06F11/22 , G06F9/4401
Abstract: 公开了一种存储器模块、计算系统以及计算系统的启动方法。所述计算系统的启动方法，计算系统包括存储器模块，存储器模块包括连接到多个存储器装置的处理装置，所述方法包括：对计算系统上电；在对计算系统上电之后，通过存储器模块中的处理装置对所述多个存储器装置执行第一存储器训练，并且生成指示第一存储器训练的完成的模块就绪信号；在对计算系统上电之后，通过主机装置执行第一启动序列，主机装置执行包括在计算系统中的基本输入/输出系统(BIOS)存储器的BIOS代码；在执行第一启动序列之后，在主机装置中等待将从存储器模块接收模块就绪信号；以及在主机装置中接收模块就绪信号，并且基于模块就绪信号执行第二启动序列。
-
公开(公告)号：CN118672940A
公开(公告)日：2024-09-20
申请号：CN202410230857.6
申请日：2024-02-29
IPC: G06F12/0806 , G06F12/0846
Abstract: 提供了用于动态高速缓存分配的处理器、系统和操作方法。所述处理器包括：处理核，所述处理核被配置为通过访问第一存储器和第二存储器中的相应一者来处理多个请求中的每一个请求；延迟监控器，所述延迟监控器被配置为生成第一延迟信息和第二延迟信息，所述第一延迟信息包括对所述第一存储器的第一访问延迟，并且所述第二延迟信息包括对所述第二存储器的第二访问延迟；多个高速缓存线路，所述多个高速缓存线路被划分为第一分区和第二分区；以及决策引擎，所述决策引擎被配置为基于所述第一延迟信息和所述第二延迟信息将所述多个高速缓存线路中的每一个高速缓存线路分配给所述第一分区和所述第二分区之一。
-
公开(公告)号：CN118503181A
公开(公告)日：2024-08-16
申请号：CN202311676693.1
申请日：2023-12-08
Applicant: 三星电子株式会社
Abstract: 一种计算系统包括互连装置、电耦接以与所述互连装置通信的多个存储器装置、电耦接以与所述互连装置通信且被配置为产生经由所述互连装置对所述多个存储器装置的访问请求的多个主机装置、以及多个拥塞监视器。这些拥塞监视器被配置为通过实时监视关于多个存储器装置中的至少一个和互连装置的信号传送的拥塞程度来生成拥塞信息。计算系统还被配置为基于所述拥塞信息，控制所述多个主机装置到所述多个存储器装置的存储器区域分配以及所述互连装置内部的信号传送路径中的至少一者。
-
Patent Agency Ranking
公开(公告)号：CN118503160A
公开(公告)日：2024-08-16
申请号：CN202311368293.4
申请日：2023-10-20
Applicant: 三星电子株式会社
Abstract: 公开了存储器扩展器和包括存储器扩展器的计算系统。所述存储器扩展器包括存储器子模块、电源管理集成电路、控制器和电源控制器。存储器子模块存储数据，并且每个存储器子模块包括一个或多个存储器。电源管理集成电路独立地将电力分别供应给存储器子模块。控制器通过接口(例如，计算快速链路(CXL))与外部装置通信，控制存储器子模块的操作，并检查存储器子模块是否异常。电源控制器控制电源管理集成电路的操作。响应于第一存储器子模块变得异常，电源控制器控制第一电源管理集成电路阻断供应给第一存储器子模块的第一电力。
-
公开(公告)号：CN115705149A
公开(公告)日：2023-02-17
申请号：CN202210883227.X
申请日：2022-07-26
Applicant: 三星电子株式会社
Inventor： 埃尔多·马修·帕西亚克卡拉·托姆布拉 , 普拉尚特·维什瓦纳特·马亨德拉卡尔 , 苏镇麟 , 李宗键
IPC: G06F3/06
Abstract: 提供近存储器处理模块、与主机系统的同步方法和存储器系统。近存储器处理(NMP)模块包括：多个存储器单元；输入/输出(I/O)接口，被配置为从主机系统接收命令，其中，主机系统包括：主机存储器控制器，被配置为访问所述多个存储器单元；解码器，被配置为对所述命令进行解码并且生成触发；以及NMP存储器控制器，被配置为：从解码器接收所述触发；并且响应于所述触发生成信号以将所述NMP模块与主机系统同步。
-
公开(公告)号：CN115687193A
公开(公告)日：2023-02-03
申请号：CN202210821174.9
申请日：2022-07-12
Applicant: 三星电子株式会社
Abstract: 提供了存储模块、包括其的系统以及存储模块的操作方法。所述存储模块包括设备存储器以及控制器，所述设备存储器被配置为存储数据，并且包括第一存储区域和第二存储区域，所述控制器包括加速器电路。所述控制器被配置为：控制所述设备存储器；响应于模式改变请求，向主机处理器发送用于从系统存储器映射排除所述第一存储区域的命令；并且修改存储配置寄存器，以从所述存储配置寄存器排除所述第一存储区域。所述加速器电路被配置为使用所述第一存储区域来执行加速操作。
-
公开(公告)号：CN115622965A
公开(公告)日：2023-01-17
申请号：CN202210820060.2
申请日：2022-07-12
Applicant: 三星电子株式会社
Inventor： N.谢蒂 , 拉胡尔.TR , 苏镇麟 , 李宗键 , R.S.V.乔纳拉加达
IPC: H04L49/901 , H04L49/111 , G06F13/16 , G06F9/50
Abstract: 提供了一种用于在存储器系统中交换网络分组的方法和系统。确定要被发送的每个网络分组的大小。基于网络分组的大小将每个网络分组分离到多个队列之一中。根据网络分组被分离到的队列，通过共享存储器发送每个网络分组。
-
公开(公告)号：CN113806248A
公开(公告)日：2021-12-17
申请号：CN202110575180.6
申请日：2021-05-25
Applicant: 三星电子株式会社
IPC: G06F12/0877 , G06N3/04 , G06N3/08
Abstract: 一种存储器模块，包括：第一存储器器件；第二存储器器件；以及，处理缓存器电路，其被连接到第一存储器器件和第二存储器器件(彼此独立)以及主机。提供了一种处理缓存器电路，其包括处理电路和缓存器。处理电路基于从主机接收的处理命令，处理从主机接收的数据、存储在第一存储器器件中的数据、或存储在第二存储器器件中的数据中的至少一项。缓存器被配置为存储由处理电路处理的数据。处理缓存器电路被配置为，按照DDR SDRAM标准与主机通信。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.029 seconds)
