-
公开(公告)号：CN117637669A
公开(公告)日：2024-03-01
申请号：CN202310699294.0
申请日：2023-06-13
Applicant: 三星电子株式会社
IPC: H01L23/498
Abstract: 一种封装集成电路，包括再分布层，该再分布层具有至少部分地延伸穿过该再分布层的多个导电过孔、以及电连接到多个导电过孔中的对应导电过孔的多个下焊盘。半导体芯片设置在再分布层上，并且设置外部连接端子，该外部连接端子电接触再分布层内的多个下焊盘中的对应下焊盘。多个下焊盘中的每个下焊盘包括：(i)与对应外部连接端子接触的下凸块下金属化(UBM)层，以及(ii)在下UBM层上延伸并且接触下UBM层的上UBM层。此外，下UBM层的上表面相对于上UBM层的接触对应导电过孔的上表面具有更大的横向宽度尺寸。
-
公开(公告)号：CN110911427B
公开(公告)日：2023-11-14
申请号：CN201910806045.0
申请日：2019-08-29
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 提供了半导体封装件及其制造方法。该半导体封装件包括：第一再分布层；位于第一再分布层上的第一半导体芯片；覆盖第一半导体芯片的模制层；围绕第一半导体芯片并连接到第一再分布层的多个金属柱；位于模制层上并连接到所述多个金属柱的第二再分布层；以及位于第二再分布层上的第二半导体芯片。金属柱延伸穿过模制层。当在俯视图中观察时，第二半导体芯片与第一半导体芯片和金属柱交叠。制造半导体封装件的方法从包括多个第一半导体芯片的第一衬底获得晶片图，以及使用晶片图在第一半导体芯片上选择性地堆叠第二半导体芯片。
-
公开(公告)号：CN114242708A
公开(公告)日：2022-03-25
申请号：CN202110746649.8
申请日：2021-06-30
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L23/488
Abstract: 半导体封装包括重分布基板和在其上的半导体芯片。重分布基板包括：接地凸块下图案；信号凸块下图案，与接地凸块下图案横向地间隔开；第一信号线图案，设置在信号凸块下图案上并耦接到对应的信号凸块下图案；以及第一接地图案，耦接到接地凸块下图案并与第一信号线图案横向地间隔开。信号凸块下图案和接地凸块下图案中的每一个包括：第一部分；以及第二部分，形成在第一部分上并且比第一部分宽。接地凸块下图案的第二部分比信号凸块下图案的第二部分宽。接地凸块下图案与第一信号线图案在竖直方向上重叠。第一接地图案不与信号凸块下图案在竖直方向上重叠。
-
公开(公告)号：CN114068461A
公开(公告)日：2022-02-18
申请号：CN202110484044.6
申请日：2021-04-30
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L23/31 , H01L23/535
Abstract: 提供了一种半导体封装件。所述半导体封装件包括：第一再分布结构，所述第一再分布结构包括第一再分布图案；第一半导体芯片，所述第一半导体芯片位于所述第一再分布结构上，所述第一半导体芯片包括具有第一表面和第二表面的半导体衬底、位于所述半导体衬底的所述第一表面上并且包括第一互连图案的第一后道(BEOL)结构、以及位于所述半导体衬底的所述第二表面上并且包括第二互连图案的第二BEOL结构；模制层，所述模制层覆盖所述第一半导体芯片的侧壁；第二再分布结构，所述第二再分布结构位于所述第一半导体芯片和所述模制层上并且包括电连接到所述第二互连图案的第二再分布图案。
-
公开(公告)号：CN110911427A
公开(公告)日：2020-03-24
申请号：CN201910806045.0
申请日：2019-08-29
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 提供了半导体封装件及其制造方法。该半导体封装件包括：第一再分布层；位于第一再分布层上的第一半导体芯片；覆盖第一半导体芯片的模制层；围绕第一半导体芯片并连接到第一再分布层的多个金属柱；位于模制层上并连接到所述多个金属柱的第二再分布层；以及位于第二再分布层上的第二半导体芯片。金属柱延伸穿过模制层。当在俯视图中观察时，第二半导体芯片与第一半导体芯片和金属柱交叠。制造半导体封装件的方法从包括多个第一半导体芯片的第一衬底获得晶片图，以及使用晶片图在第一半导体芯片上选择性地堆叠第二半导体芯片。
-
Patent Agency Ranking
公开(公告)号：CN109087867B
公开(公告)日：2024-09-03
申请号：CN201810607736.3
申请日：2018-06-13
Applicant: 三星电子株式会社
IPC: H01L21/48 , H01L23/498
Abstract: 公开了半导体封装件及其制造方法。制造半导体封装件的方法包括在半导体器件的芯片焊盘上形成覆盖图案。半导体器件包括暴露芯片焊盘的一部分的钝化图案，覆盖图案覆盖芯片焊盘。所述方法还包括在覆盖图案上形成再分布层。形成再分布层的步骤包括：在覆盖图案和钝化图案上形成第一绝缘图案；通过对第一绝缘图案执行曝光工艺和显影工艺来在第一绝缘图案中形成第一开口，其中，所述第一开口暴露覆盖图案的一部分；以及在第一开口中形成再分布图案。
-
公开(公告)号：CN110890320B
公开(公告)日：2024-07-19
申请号：CN201910822609.X
申请日：2019-09-02
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/538
Abstract: 提供了半导体封装件及其制造方法。制造半导体封装件的方法包括：提供半导体芯片；形成再分布基板；以及制造包括设置在所述再分布基板上的所述半导体芯片的封装件。形成所述再分布基板可以包括：在基板上形成第一绝缘层，所述第一绝缘层中形成有第一开口；在所述第一开口中和所述第一绝缘层上形成一体形成的第一再分布图案；在所述第一绝缘层上形成第二绝缘层，以覆盖所述第一再分布图案；以及对所述第二绝缘层执行平坦化工艺，以暴露所述第一再分布图案。
-
公开(公告)号：CN118099118A
公开(公告)日：2024-05-28
申请号：CN202310981242.2
申请日：2023-08-04
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/482 , H01L23/485 , H01L23/498 , H01L23/373 , H01L21/60
Abstract: 公开了半导体封装及其制造方法。该半导体封装包括：下半导体芯片，在第一重分布衬底上，并包括通孔；下模制层，在第一重分布衬底上，并围绕下半导体芯片；下柱，在第一重分布衬底上，并与下半导体芯片横向间隔开；上半导体芯片，在下半导体芯片上，并耦接到通孔；上模制层，在下模制层上，并围绕上半导体芯片；上柱，在下模制层上，并与上半导体芯片横向间隔开；以及第二重分布衬底，在上模制层上，并耦接到上柱。下模制层的顶表面位于比下半导体芯片的顶表面的水平高的水平处。
-
公开(公告)号：CN116110876A
公开(公告)日：2023-05-12
申请号：CN202211394880.6
申请日：2022-11-08
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/528 , H01L23/538 , H01L23/552 , H01L23/14 , H01L23/31
Abstract: 公开了再分布衬底，可以包括：第一互连层，具有第一绝缘图案、第一虚设图案和第二虚设图案，第一虚设图案和第二虚设图案在第一绝缘图案中；以及第二互连层，堆叠在第一互连层上，第二互连层具有第二绝缘图案、信号图案和电源/接地图案，信号图案和电源/接地图案在第二绝缘图案中。第一虚设图案可以位于信号图案下方，并且第二虚设图案可以位于电源/接地图案下方。第一虚设图案可以包括点状图案，并且第二虚设图案可以包括板状图案。
-
公开(公告)号：CN115692364A
公开(公告)日：2023-02-03
申请号：CN202210368101.9
申请日：2022-04-08
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/552
Abstract: 提供了一种半导体封装件。半导体封装件包括：第一基板，包括第一凸块下图案、第二凸块下图案和第三凸块下图案；半导体芯片，设置在第一基板上；导电结构，设置在第一基板上；以及第二基板，设置在半导体芯片和导电结构上。第三凸块下图案与第一凸块下图案和第二凸块下图案电隔离。导电结构包括：第一导电结构，耦接到第一凸块下图案；第二导电结构，耦接到第二凸块下图案；以及第三导电结构，耦接到第三凸块下图案并且被设置为与第一导电结构和第二导电结构相邻。第三导电结构设置在第一导电结构与第二导电结构之间，第一凸块下图案比第三凸块下图案宽，并且第二凸块下图案比第三凸块下图案宽。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
