集成电路和集成电路组
    11.
    发明授权

    公开(公告)号:CN113192951B

    公开(公告)日:2024-01-05

    申请号:CN202110478287.9

    申请日:2016-07-29

    Abstract: 提供集成电路和集成电路组。该集成电路包括:基底;第一和第二有源区;第一和第二电源线;多个栅极图案,平行第一方向延伸并沿第二方向彼此间隔开;第一接触件,在有源区内和栅极图案上;连接下金属线和上金属线的过孔;多个鳍,沿第二方向延伸并形成在有源区上;源区/漏区,在有源区中和栅极图案两侧处;第二接触件,连接到源区/漏区。栅极图案在鳍上沿第一方向跨过鳍彼此平行延伸。第一接触件在第一层中,下金属线在第二层中,上金属线在第三层中。第一接触件将栅极图案电连接至下金属线。第一接触件包括接触栅极图案的第一部和接触下金属线的第二部。第一和第二有源区包括PMOSFET和NMOSFET区。

    触发器和包括该触发器的扫描链电路

    公开(公告)号:CN117595835A

    公开(公告)日:2024-02-23

    申请号:CN202310905682.X

    申请日:2023-07-21

    Abstract: 一种触发电路可以包括选择电路、主锁存电路和从锁存电路。选择电路具有第一节点和第二节点,并且选择电路包括串联连接在电源端子和第一节点之间的第一P型晶体管、第二P型晶体管和第三P型晶体管;串联连接在电源端子和第一节点之间的第四P型晶体管和第五P型晶体管;串联连接在第一节点和电源接地端子之间的第一N型晶体管和第二N型晶体管;串联连接在第一节点和电源接地端子之间的第三N型晶体管和第四N型晶体管;和第一反相器。第一反相器具有连接到第一节点的第一反相器输入端子和连接到第二节点的第一反相器输出端子,其中第一反相器被配置为响应于时钟信号和/或第三节点的信号向第一反相器输出端子输出数据信号或扫描输入信号之一。

    集成电路和集成电路组
    16.
    发明公开

    公开(公告)号:CN113192951A

    公开(公告)日:2021-07-30

    申请号:CN202110478287.9

    申请日:2016-07-29

    Abstract: 提供集成电路和集成电路组。该集成电路包括:基底;第一和第二有源区;第一和第二电源线;多个栅极图案,平行第一方向延伸并沿第二方向彼此间隔开;第一接触件,在有源区内和栅极图案上;连接下金属线和上金属线的过孔;多个鳍,沿第二方向延伸并形成在有源区上;源区/漏区,在有源区中和栅极图案两侧处;第二接触件,连接到源区/漏区。栅极图案在鳍上沿第一方向跨过鳍彼此平行延伸。第一接触件在第一层中,下金属线在第二层中,上金属线在第三层中。第一接触件将栅极图案电连接至下金属线。第一接触件包括接触栅极图案的第一部和接触下金属线的第二部。第一和第二有源区包括PMOSFET和NMOSFET区。

    包括集成标准单元结构的集成电路

    公开(公告)号:CN112786583A

    公开(公告)日:2021-05-11

    申请号:CN202011192165.5

    申请日:2020-10-30

    Abstract: 一种集成电路包括:第一标准单元,包括第一第一类型晶体管、第一第二类型晶体管、第三第二类型晶体管和第三第一类型晶体管;第二标准单元,包括第二第一类型晶体管、第二第二类型晶体管、第四第二类型晶体管和第四第一类型晶体管;以及多个布线层,设置在所述第一标准单元和所述第二标准单元上并且包括顺序堆叠的第一布线层、第二布线层和第三布线层。所述第一第一类型晶体管的源极接触和所述第二第一类型晶体管的源极接触通过所述多个布线层的第一电源轨电连接,并且所述第三第一类型晶体管的源极接触和所述第四第一类型晶体管的源极接触通过多个布线层的第二电源轨电连接。

Patent Agency Ranking