公开(公告)号：CN107272867A

公开(公告)日：2017-10-20

申请号：CN201710212492.4

申请日：2017-04-01

Applicant: 三星电子株式会社

Inventor： 杜粹然 ,  吴台荣

IPC: G06F1/32

CPC classification number: G11C5/148 ,  G06F1/266 ,  G06F1/3287 ,  G06F1/3296 ,  G06F1/3275

Abstract: 提供了电子设备及改变其供电电压的方法。所述电子设备包括电源管理装置和存储器装置，存储器装置包括被配置为响应于控制命令将第一电压和第二电压中的一者提供至内部电路的电源开关。电源管理装置被配置为产生第一电压、第二电压和控制命令，并且将第一电压、第二电压和控制命令提供至存储器装置。电源开关在第一电压的电平被改变时将第二电压提供至内部电路并且在第一电压的电平变化完成之后将第一电压提供至内部电路。

公开(公告)号：CN109801652B

公开(公告)日：2023-09-26

申请号：CN201811367575.1

申请日：2018-11-16

Applicant: 三星电子株式会社

Inventor： 权慧贞 ,  裴升浚 ,  李龙宰 ,  金荣植 ,  金荣柱 ,  杜粹然 ,  严允柱

IPC: G11C7/10

Abstract: 一种存储设备包括：存储单元阵列，包括存储数据的多个存储单元；第一发送器，通过第一数据线将数据发送到外部设备；以及ZQ控制器，执行ZQ校准操作以产生第一ZQ码，用于第一数据线的阻抗匹配。第一发送器基于第一时钟对第一ZQ码和第一数据进行编码，并基于第二时钟，根据编码结果来驱动第一数据线。

公开(公告)号：CN109256172B

公开(公告)日：2023-09-19

申请号：CN201810763620.9

申请日：2018-07-12

Applicant: 三星电子株式会社

Inventor： 金用勋 ,  杜粹然 ,  姜东锡 ,  权慧贞 ,  金荣柱

IPC: G11C29/12 ,  G11C29/00

Abstract: 存储器设备包括输出引脚、模式寄存器、信号生成器，被配置为响应于来自模式寄存器的第一和第二控制信号生成包括随机数据样式和保持数据样式中的一个的检测时钟输出信号，并通过输出引脚输出检测时钟输出信号。随机数据样式包括由存储器设备生成的伪随机数据。保持数据样式是预先存储在存储器设备中的固定样式。检测时钟输出信号被用于时钟和数据恢复操作。

公开(公告)号：CN108153609B

公开(公告)日：2023-06-13

申请号：CN201711248279.5

申请日：2017-12-01

Applicant: 三星电子株式会社

Inventor： 车相彦 ,  柳睿信 ,  金荣植 ,  杜粹然

IPC: H03M13/09 ,  G11C29/42

Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。

公开(公告)号：CN110995289A

公开(公告)日：2020-04-10

申请号：CN201911179754.7

申请日：2017-12-01

Applicant: 三星电子株式会社

Inventor： 车相彦 ,  柳睿信 ,  金荣植 ,  杜粹然

IPC: H03M13/29 ,  H03M13/09 ,  G06F11/10

Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。

公开(公告)号：CN108153609A

公开(公告)日：2018-06-12

申请号：CN201711248279.5

申请日：2017-12-01

Applicant: 三星电子株式会社

Inventor： 车相彦 ,  柳睿信 ,  金荣植 ,  杜粹然

IPC: G06F11/10

Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号，基于多个第一单位数据和第一DBI位，使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号，基于多个第二单位数据和第二DBI位，使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号，通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。