-
公开(公告)号：CN115568213A
公开(公告)日：2023-01-03
申请号：CN202210654535.5
申请日：2022-06-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 半导体装置可以包括衬底、图案化结构、填充图案和导电间隔件。衬底可以包括半导体芯片区域和覆盖区域。图案化结构可以包括在半导体区域上间隔开第一距离的位线结构，限定覆盖区域的第一区域和第二区域上的第一沟槽和第二沟槽，并且包括位于第二区域上并且通过第二沟槽间隔开的键结构。填充图案可以填充第一区域和第二区域上的第一沟槽和第二沟槽的下部。第一区域可以是覆盖区域的边缘部分。第二区域可以是覆盖区域的中心部分。导电间隔件可以接触填充图案的上表面，并且可以位于第一沟槽和第二沟槽中的每一个的上侧壁上。
-
公开(公告)号：CN110943085A
公开(公告)日：2020-03-31
申请号：CN201910711072.X
申请日：2019-08-02
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 本申请提供一种半导体装置和形成该半导体装置的方法。所述形成该半导体装置的方法包括：在基底上形成模制结构；在模制结构上形成具有沉积厚度的第一掩模层；以及使第一掩模层图案化，以形成使模制结构暴露的第一掩模开口。蚀刻模制结构以形成穿透模制结构的孔。使第一掩模层减薄以形成为包括厚度小于沉积厚度的掩模部分。形成导电图案以填充孔和第一掩模开口。蚀刻包括掩模部分的第一掩模层以使模制结构暴露。导电图案包括突起。执行化学机械抛光工艺以去除导电图案的突起。
-
Patent Agency Ranking
公开(公告)号：CN119317103A
公开(公告)日：2025-01-14
申请号：CN202410577019.6
申请日：2024-05-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件包括：衬底，所述衬底包括存储单元区域、外围区域和边界区域，所述存储单元区域中限定有有源区域，所述外围区域中限定有逻辑有源区域，所述边界区域包括位于所述存储单元区域与所述外围区域之间的区域隔离沟槽；边界结构，所述边界结构包括顺序地设置在所述区域隔离沟槽中的边界隔离层、区域隔离结构和区域隔离填充层；以及字线，所述字线跨所述有源区域延伸，其中，在所述有源区域当中，位于所述存储单元区域的最外部分处的有源区域和所述区域隔离结构彼此间隔开第一宽度，并且所述字线从位于所述存储单元区域的最外部分处的所述有源区域的边缘朝向所述区域隔离结构延伸了小于所述第一宽度的延伸长度。
-
公开(公告)号：CN119136539A
公开(公告)日：2024-12-13
申请号：CN202410752047.7
申请日：2024-06-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了一种集成电路装置和一种制造集成电路装置的方法。该集成电路装置包括：衬底，其具有存储器单元区域和在存储器单元区域周围延伸的外围电路区域；单元晶体管，其位于存储器单元区域中；以及外围电路晶体管，其位于外围电路区域中。该装置还包括：电容器结构，其包括单元晶体管上的下电极、下电极的表面上的电介质层、电介质层上的上材料层、以及上材料层上的金属板层；层间绝缘层，其在存储器单元区域中位于金属板层上并且在外围电路区域中位于外围电路晶体管上；以及蚀刻停止图案，其在存储器单元区域和外围电路区域的边界部分处位于层间绝缘层中。蚀刻停止图案与金属板层的侧壁横向间隔开并且竖直地延伸。
-
公开(公告)号：CN118785706A
公开(公告)日：2024-10-15
申请号：CN202410426129.2
申请日：2024-04-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 示例半导体器件包括堆叠在存储单元阵列区域上的位线结构和位线覆盖图案。所述器件还包括：外围栅极结构，所述外围栅极结构包括堆叠在外围电路区域上的外围栅极电介质层、外围栅电极、以及外围栅极覆盖图案。所述器件还包括：栅极间隔物，所述栅极间隔物位于所述外围栅极结构的侧表面上；第一外围层间绝缘层，所述第一外围层间绝缘层覆盖所述外围栅极结构和所述栅极间隔物；以及第一外围接触插塞，所述第一外围接触插塞穿透所述第一外围层间绝缘层。所述位线覆盖图案包括堆叠的下位线覆盖层和上位线覆盖层。所述上位线覆盖层的材料与所述第一外围层间绝缘层的材料相同。
-
公开(公告)号：CN115696914A
公开(公告)日：2023-02-03
申请号：CN202210811805.9
申请日：2022-07-11
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：包括单元区和外围区的基板、基板的单元区上的下电极、下电极的表面上的介电层、介电层上的硅锗层、堆叠在硅锗层上的金属板图案和抛光停止层图案、以及物理接触硅锗层的上表面的上接触插塞。上接触插塞可以具有比抛光停止层图案的上表面更远离基板的上表面。上接触插塞可以与金属板图案和抛光停止层图案间隔开。
-
公开(公告)号：CN109256370A
公开(公告)日：2019-01-22
申请号：CN201810762262.X
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48
Abstract: 一种半导体器件可以包括：基板，包括单元阵列区域和TSV区域；绝缘层，设置在基板上并在TSV区域上具有凹陷区域；电容器，在单元阵列区域的绝缘层上；虚设支撑图案，设置在TSV区域的绝缘层上并且当在平面图中看时与凹陷区域交叠；以及TSV电极，穿过虚设支撑图案和基板。
-
-
-
-
-
-
Search Results
17
records
(took 0.029 seconds)
