-
公开(公告)号:CN105514165B
公开(公告)日:2020-06-16
申请号:CN201510658801.1
申请日:2015-10-12
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法,该半导体器件包括基板,该基板具有逻辑器件区域和邻近逻辑器件区域的输入/输出(I/O)器件区域,该逻辑器件区域上包括逻辑器件,该I/O器件区域上包括I/O器件。在逻辑器件区域上的第一鳍型场效应晶体管(FinFET)包括从基板突出的第一半导体鳍以及三栅结构,该三栅结构具有第一栅介电层和在第一栅介电层上的第一栅电极。在I/O器件区域上的第二FinFET包括从基板突出的第二半导体鳍以及双栅结构,该双栅结构具有第二栅介电层和在第二栅介电层上的第二栅电极。第一和第二栅介电层具有不同的厚度。相关的器件和制造方法也被讨论。
-
公开(公告)号:CN111200058A
公开(公告)日:2020-05-26
申请号:CN201910932168.9
申请日:2019-09-27
Applicant: 三星电子株式会社
Inventor: 李同规
Abstract: 磁存储器件可以包括:在基板上的磁隧道结图案;导线,在所述基板与所述磁隧道结图案之间延伸,并与所述磁隧道结图案的底表面接触;以及底部图案,位于所述导线与所述基板之间并与所述导线的底表面接触。导线的材料可以具有第一晶格常数,并且底部图案的材料可以具有小于导线的第一晶格常数的第二晶格常数。备选地或另外地,底部图案包括金属氮化物,并且底部图案的氮含量高于底部图案的金属元素含量。
-
公开(公告)号:CN109755269A
公开(公告)日:2019-05-14
申请号:CN201811066768.3
申请日:2018-09-13
Applicant: 三星电子株式会社
CPC classification number: H01L43/02 , G11C11/1655 , G11C11/1657 , G11C11/1675 , G11C13/0004 , H01L23/53228 , H01L23/5386 , H01L27/222 , H01L27/228 , H01L27/2436 , H01L27/2463 , H01L43/12 , H01L45/08 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/147 , H01L45/1675
Abstract: 一种可变电阻存储器件包括:在衬底上的金属互连层;层间绝缘层,其在金属互连层上并限定用于暴露金属互连层的一部分的接触孔;阻挡金属层,其包括在接触孔内的多个子阻挡金属层;插塞金属层,其在阻挡金属层上并掩埋接触孔;以及可变电阻结构,其在阻挡金属层和插塞金属层上。
-
公开(公告)号:CN105514165A
公开(公告)日:2016-04-20
申请号:CN201510658801.1
申请日:2015-10-12
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法,该半导体器件包括基板,该基板具有逻辑器件区域和邻近逻辑器件区域的输入/输出(I/O)器件区域,该逻辑器件区域上包括逻辑器件,该I/O器件区域上包括I/O器件。在逻辑器件区域上的第一鳍型场效应晶体管(FinFET)包括从基板突出的第一半导体鳍以及三栅结构,该三栅结构具有第一栅介电层和在第一栅介电层上的第一栅电极。在I/O器件区域上的第二FinFET包括从基板突出的第二半导体鳍以及双栅结构,该双栅结构具有第二栅介电层和在第二栅介电层上的第二栅电极。第一和第二栅介电层具有不同的厚度。相关的器件和制造方法也被讨论。
-
-
-