公开(公告)号：CN116568035A

公开(公告)日：2023-08-08

申请号：CN202310089082.0

申请日：2023-01-29

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  尹普彦 ,  张气薰

IPC: H10B41/30 ,  H10B41/27 ,  H10B43/30 ,  H10B43/27

Abstract: 一种半导体器件，包括：外围电路结构，包括衬底、在衬底上的电路元件、电连接到电路元件的连接图案及在电路元件上的外围绝缘结构；存储单元结构，在外围电路结构上，包括彼此交替堆叠的层间绝缘层和栅电极、上布线；以及贯通接触插塞，将上布线电连接到上连接图案，上连接图案相对于衬底的提供基底参考面的上表面处于连接图案的最上位置处，其中外围电路结构还包括在上连接图案上的坝结构，外围绝缘结构包括在电路元件上和上连接图案的侧表面上的第一绝缘层、以及顺序堆叠在第一绝缘层上的第二绝缘层、封盖层和第三绝缘层，其中坝结构穿过第二绝缘层并接触上连接图案，并且贯通接触插塞包括穿过坝结构并接触上连接图案的下部和在下部上的上部。

公开(公告)号：CN115884591A

公开(公告)日：2023-03-31

申请号：CN202211187807.1

申请日：2022-09-28

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  闵忠基 ,  张气薰

IPC: H10B12/00 ,  H01L25/18

Abstract: 本公开涉及半导体器件和包括其的数据存储系统。该半导体器件包括：第一基板；第二基板，包括第一区域和第二区域；堆叠结构，在第一区域中并从第一区域延伸到第二区域，堆叠结构包括层间绝缘层和栅极层，其中栅极层包括在第二区域中具有台阶形状的栅极焊盘；覆盖绝缘层，至少部分地覆盖堆叠结构；上绝缘层，在堆叠结构和覆盖绝缘层上；外围接触结构，包括接触第二基板并与栅极层间隔开的多个贯通通路，以及外围接触图案，在所述多个贯通通路上并将所述多个贯通通路的至少一部分彼此连接；存储器垂直结构；支撑垂直结构；以及栅极接触插塞，在栅极焊盘上以电连接到栅极焊盘。

公开(公告)号：CN119447092A

公开(公告)日：2025-02-14

申请号：CN202410499197.1

申请日：2024-04-24

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  裵珍宇

IPC: H01L23/528 ,  H01L21/762 ,  H01L21/768

Abstract: 一种半导体器件包括：衬底；位于衬底上的多个栅极结构，其中，多个栅极结构包括第一栅极结构和与第一栅极结构相邻的第二栅极结构；间隔结构，其位于第一栅极结构的相对的侧壁上；其中，该间隔结构包括：绝缘间隔物，其位于第一栅极结构的相对的侧壁上；内保护层，其位于绝缘间隔物和第一栅极结构的上表面上；和外保护层，其位于内保护层的至少一部分上，位于间隔结构上的绝缘填充层，其中，该绝缘填充层位于第一栅极结构与第二栅极结构之间；以及上覆盖层，其位于绝缘填充层的上表面上，其中，该上覆盖层包括与绝缘填充层相同的材料。

公开(公告)号：CN118198033A

公开(公告)日：2024-06-14

申请号：CN202311628182.2

申请日：2023-11-30

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  李洋熙 ,  朴钟爀

IPC: H01L23/528 ,  H01L23/64 ,  H01L23/522

Abstract: 公开了一种布线结构和包括其的半导体器件。该布线结构包括：衬底；下绝缘层，在衬底上；下布线结构，在垂直方向上延伸并穿过下绝缘层；间隔物，围绕下布线结构的侧壁；覆盖绝缘层，在下绝缘层上；以及通路结构，在垂直方向上延伸并穿过覆盖绝缘层，其中通路结构在垂直方向上与下布线结构和间隔物重叠，通路结构包括在垂直方向上延伸并穿过间隔物的至少一部分的突出部分。

公开(公告)号：CN117156851A

公开(公告)日：2023-12-01

申请号：CN202310603261.1

申请日：2023-05-25

Applicant: 三星电子株式会社

Inventor： 李东镇 ,  林浚熙 ,  权烔辉 ,  金鹤善 ,  孙洛辰 ,  李洋熙 ,  李周炫

IPC: H10B41/20 ,  H10B41/35 ,  H10B41/41 ,  H10B43/35 ,  H10B43/40 ,  H10B43/20

Abstract: 一种半导体器件包括：外围电路区域，包括第一衬底、第一衬底上的电路元件、电连接到电路元件的第一互连结构、以及第一外围区域绝缘层至第四外围区域绝缘层；以及存储单元区域，包括在外围电路区域上并具有第一区域和第二区域的第二衬底、堆叠在第一区域上的栅电极、覆盖栅电极的单元区域绝缘层、穿过栅电极的沟道结构、以及电连接到栅电极和沟道结构的第二互连结构。外围电路区域还包括第一下保护层至第四下保护层，第一下保护层、第二下保护层、第三下保护层和第四下保护层中的至少一个包括氢扩散阻挡层，该氢扩散阻挡层被配置为抑制单元区域绝缘层中包括的氢元素扩散到电路元件并且包括氧化铝。

公开(公告)号：CN117082864A

公开(公告)日：2023-11-17

申请号：CN202310013390.5

申请日：2023-01-05

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  金孝亭 ,  闵忠基 ,  尹普彦

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27 ,  H01L21/762

Abstract: 半导体器件可以包括：栅堆叠，包括交替堆叠的绝缘图案和导电图案；穿透栅堆叠的第一块沟道结构；穿透栅堆叠的第二块沟道结构；以及穿透栅堆叠的隔离结构。隔离结构可以包括：块隔离结构、第一字线隔离结构和第二字线隔离结构。块隔离结构可以包括：第一侧表面，连接到第一字线隔离结构的侧表面；以及第二侧表面，连接到第二字线隔离结构的侧表面，并且第一块沟道结构包括在块隔离结构的第一侧表面与第二侧表面之间的中间沟道结构。

公开(公告)号：CN115497947A

公开(公告)日：2022-12-20

申请号：CN202210664194.X

申请日：2022-06-13

Applicant: 三星电子株式会社

Inventor： 金俊锡 ,  权烔辉 ,  金基雄 ,  闵忠基 ,  片荣范 ,  黄昌善

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L25/18

Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：衬底；第一堆叠结构，所述第一堆叠结构包括位于所述衬底上的第一栅电极；以及第二堆叠结构，所述第二堆叠结构位于所述第一堆叠结构上；其中，所述第一堆叠结构包括第一下阶梯区域、第二下阶梯区域和第三下阶梯区域，所述第二堆叠结构包括第一上阶梯区域、第二上阶梯区域、第三上阶梯区域以及穿透所述第二堆叠结构并且位于所述第一下阶梯区域至所述第三下阶梯区域上的至少一个穿通部分，所述第一下阶梯区域具有与所述第一上阶梯区域的形状相同的形状，所述第二下阶梯区域具有与所述第二上阶梯区域的形状相同的形状，并且所述第三下阶梯区域具有与所述第三上阶梯区域的形状相同的形状。

公开(公告)号：CN115440735A

公开(公告)日：2022-12-06

申请号：CN202210219592.0

申请日：2022-03-08

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  闵忠基

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11531 ,  H01L27/11548 ,  H01L27/11556

Abstract: 提供了一种半导体装置和包括半导体装置的电子系统。所述半导体装置包括：外围电路结构，包括下基底、形成在下基底上的多个电路和连接到所述多个电路的多个布线层；上基底，覆盖外围电路结构，并且包括贯通开口；存储器堆叠结构，包括多条栅极线；存储器单元接触件，穿过所述多条栅极线中的至少一条栅极线，以接触所述多条栅极线之中的一条栅极线，存储器单元接触件通过贯通开口延伸到外围电路结构并且被构造为电连接到所述多个布线层之中的第一布线层；以及多个虚设沟道结构，穿过所述多条栅极线中的至少一条栅极线，以通过贯通开口延伸到外围电路结构。