公开(公告)号：CN101567382A

公开(公告)日：2009-10-28

申请号：CN200910135403.6

申请日：2009-04-23

Applicant: 三星电子株式会社

Inventor： 车泰昊 ,  郑圣熙 ,  崔吉铉 ,  金秉熙 ,  朴嬉淑 ,  白宗玟

IPC: H01L29/423 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/10873 ,  H01L29/4941 ,  H01L29/517

Abstract: 本发明公开一种栅结构及栅结构的形成方法。该栅结构包括在衬底上的绝缘层，在绝缘层上的第一导电层图案，在第一导电层图案上的金属欧姆层图案，在金属欧姆层图案上的防扩散层图案，在防扩散层图案上的非晶层图案，和在非晶层图案上的第二导电层图案。该栅结构可具有低的薄层电阻和期望的热稳定性。

公开(公告)号：CN1767205A

公开(公告)日：2006-05-03

申请号：CN200510104111.8

申请日：2005-09-16

Applicant: 三星电子株式会社

Inventor： 尹宣弼 ,  李彰原 ,  孙雄喜 ,  崔吉铉 ,  柳宗烈 ,  林东灿 ,  朴在花 ,  李柄学 ,  朴嬉淑

IPC: H01L29/41 ,  H01L29/788 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L27/11526 ,  H01L21/82345 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11546

Abstract: 一种半导体器件包括，半导体衬底上的第一导电层，第一导电层上的包括高K－介质材料的介质层，介质层上的包括掺有P型杂质的多晶硅的第二导电层，以及第二导电层上的包括金属的第三导电层。在某些器件中，在主单元区中形成第一栅极结构，第一栅极结构包括隧道氧化物层、浮栅、第一高K－介质层和控制栅。控制栅包括掺有P型杂质的多晶硅层和金属层。在主单元区外面形成第二栅极结构，第二栅极结构包括隧道氧化物层、导电层和金属层。在外围单元区中形成第三栅极结构，第三栅极结构包括隧道氧化物、导电层和具有比导电层更窄宽度的高K－介质层。也公开了方法实施例。