-
公开(公告)号：CN101051637A
公开(公告)日：2007-10-10
申请号：CN200710096708.1
申请日：2007-04-06
Applicant: 三星电子株式会社
IPC: H01L27/04 , H01L21/822
CPC classification number: H01L29/7851 , H01L29/42384 , H01L29/66795
Abstract: 使用光刻胶掩模图形制造半导体器件，以及有选择地除去单元区和外围电路区中的部分里衬氮化物层。形成改进的FinFET，以减小由单元区中的相邻栅极线传送的信号的影响。与改进的FinFET的形成同时，在核心区和外围区中分别形成双FinFET和基本上平坦的MOSFET。
-
Patent Agency Ranking
公开(公告)号：CN110783181B
公开(公告)日：2023-07-07
申请号：CN201910210667.7
申请日：2019-03-19
Applicant: 三星电子株式会社
IPC: H01L21/033 , H01L21/308
Abstract: 本发明涉及制造半导体器件的方法。一种方法包括：通过在衬底上沉积支撑掩模层、多晶硅层和硬掩模层并蚀刻硬掩模层，来形成硬掩模图案；通过使用硬掩模作为蚀刻掩模蚀刻多晶硅层来形成预多晶硅图案；氧化预多晶硅图案的侧表面，以形成多晶硅图案和氧化硅层；形成覆盖氧化硅层的侧面的隔墙图案；在支撑掩模层的顶表面上形成牺牲层，以覆盖氧化硅层和隔墙图案；蚀刻牺牲层和氧化硅层；通过使用多晶硅图案和隔墙图案作为蚀刻掩模蚀刻支撑掩模层来形成支撑掩模图案；以及通过使用支撑掩模图案作为蚀刻掩模蚀刻衬底来形成触发引脚。
-
-
公开(公告)号：CN108695326A
公开(公告)日：2018-10-23
申请号：CN201810289150.7
申请日：2018-04-03
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10885 , H01L21/71 , H01L21/823475 , H01L27/10808 , H01L27/10814 , H01L27/10823 , H01L27/10876 , H01L27/10882 , H01L29/40114 , H01L29/7926 , H01L27/10805 , H01L27/10888 , H01L27/10891
Abstract: 本公开提供了易失性存储器件。一种易失性存储器件可以包括具有垂直侧壁的位线结构。下间隔物可以在垂直侧壁的下部分上，其中下间隔物可以由从垂直侧壁到下间隔物的外侧壁的第一厚度限定。上间隔物可以在垂直侧壁的在该下部分之上的上部分上，其中上间隔物可以由小于第一厚度的第二厚度限定，上间隔物暴露下间隔物的外侧壁的最上部分。
-
公开(公告)号：CN110504262A
公开(公告)日：2019-11-26
申请号：CN201910026981.X
申请日：2019-01-11
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 提供了包括器件隔离层的半导体装置。所述半导体装置包括：基底，具有单元区域和核心/外围区域；第一有源区，位于基底的单元区域中；第一器件隔离层，限定第一有源区；第二有源区，位于基底的核心/外围区域中；以及第二器件隔离层，限定第二有源区。在与基底的下表面垂直的第一方向上从基底的下表面到第一器件隔离层的上端的高度小于或等于在第一方向上从基底的下表面到第一有源区的上端的高度。
-
公开(公告)号：CN106816430A
公开(公告)日：2017-06-09
申请号：CN201610915570.2
申请日：2016-10-20
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
Abstract: 本发明公开了一种半导体器件。该半导体器件包括包含多个有源区的基板。导电图案与有源区接触。第一和第二导线结构面对导电图案的第一和第二侧壁。空气间隔物设置在第一侧壁和第二侧壁与第一和第二导线结构之间。第一和第二导线结构包括导线和导线掩模层。导线掩模层包括具有第一宽度的下部分和具有比第一宽度窄的第二宽度的上部分。空气间隔物包括设置在导线掩模层的下部分的侧壁上的第一空气间隔物和设置在导线掩模层的上部分的侧壁上的第二空气间隔物。第二空气间隔物与所述第一空气间隔物连接。
-
-
-
-
-
Search Results
16
records
(took 0.033 seconds)
