公开(公告)号：CN114613781A

公开(公告)日：2022-06-10

申请号：CN202111454794.5

申请日：2021-12-01

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  金廷奂 ,  延国贤

IPC: H01L27/11582 ,  H01L27/11556

Abstract: 公开了半导体装置和电子系统。该半导体装置包括衬底上的栅极堆叠结构、在衬底上在第一方向上延伸并且将栅极堆叠结构分离的分离结构、以及穿透栅极堆叠结构的竖直结构。每个栅极堆叠结构包括单元介电层和包括上电极的电极、在电极与单元介电层之间延伸的阻挡层、在第一方向上延伸并且穿透上电极以将每个上电极分离成在与第一方向相交的第二方向上彼此间隔开的段的分离介电图案、以及分离介电图案与上电极之间的封盖图案。封盖图案位于每个上电极的侧壁上，并且在垂直于衬底的顶表面的第三方向上彼此间隔开。每个封盖图案位于阻挡层的侧壁上。

公开(公告)号：CN106716638B

公开(公告)日：2021-01-29

申请号：CN201480082144.4

申请日：2014-09-26

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  南泌旭 ,  延国贤 ,  李圣海 ,  张佑赈 ,  刘东哲 ,  林宪亨 ,  池正根 ,  黄棋铉

IPC: H01L27/11578

Abstract: 本发明构思提供了半导体存储器件及其制造方法。所述半导体存储器件可以包括：多个栅极，竖直地堆叠在基底上；竖直沟道，填充竖直地贯穿所述多个栅极的沟道孔；存储层，在沟道的内侧壁上竖直地延伸。竖直沟道可以包括：下沟道，填充沟道孔的下部区域并电连接至基底；上沟道，填充沟道孔的上部区域并接触下沟道。上沟道可以在沟道孔的上部区域中沿存储层和下沟道延伸并且可以具有均匀的厚度。

公开(公告)号：CN106716638A

公开(公告)日：2017-05-24

申请号：CN201480082144.4

申请日：2014-09-26

Applicant: 三星电子株式会社

Inventor： 金成吉 ,  南泌旭 ,  延国贤 ,  李圣海 ,  张佑赈 ,  刘东哲 ,  林宪亨 ,  池正根 ,  黄棋铉

IPC: H01L27/11578

Abstract: 本发明构思提供了半导体存储器件及其制造方法。所述半导体存储器件可以包括：多个栅极，竖直地堆叠在基底上；竖直沟道，填充竖直地贯穿所述多个栅极的沟道孔；存储层，在沟道的内侧壁上竖直地延伸。竖直沟道可以包括：下沟道，填充沟道孔的下部区域并电连接至基底；上沟道，填充沟道孔的上部区域并接触下沟道。上沟道可以在沟道孔的上部区域中沿存储层和下沟道延伸并且可以具有均匀的厚度。