公开(公告)号：CN114388608A

公开(公告)日：2022-04-22

申请号：CN202110623194.0

申请日：2021-06-04

Applicant: 三星电子株式会社

Inventor： 洪炳鹤 ,  全辉璨 ,  黄寅灿 ,  徐康一 ,  宋昇炫

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/78 ,  H01L27/088

Abstract: 提供了一种具有台阶式多堆叠晶体管结构的半导体装置。该半导体装置包括：基底；第一晶体管，形成在基底上方，第一晶体管包括多个第一纳米片层的第一沟道组、围绕第一纳米片层的第一栅极结构以及在第一沟道组的两端处的第一源区/漏区和第二源区/漏区；以及第二晶体管，在竖直方向上形成在第一晶体管上方，第二晶体管包括多个第二纳米片层的第二沟道组、围绕第二纳米片层的第二栅极结构以及在第二沟道组的两端处的第三源区/漏区和第四源区/漏区，其中，第一沟道组具有比第二沟道组的宽度大的宽度，其中，第一纳米片层的数量比第二纳米片层的数量小，并且其中，第一纳米片层的有效沟道宽度的总和基本上等于第二纳米片层的有效沟道宽度的总和。

公开(公告)号：CN106057808B

公开(公告)日：2022-01-04

申请号：CN201610223619.8

申请日：2016-04-12

Applicant: 三星电子株式会社

Inventor： 朴秀蕙 ,  金伦楷 ,  裵德汉 ,  张在兰 ,  全辉璨

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：设置有有源图案的衬底；横过有源图案延伸的栅电极；分别设置于栅电极之间的有源图案的上部中的源极/漏极区域；以及设置在栅电极之间并且分别电连接至源极/漏极区域的第一接触和第二接触。第一接触和第二接触以其接触中心线与相应的栅中心线间隔开第一和第二距离的方式设置。第一距离不同于第二距离。

公开(公告)号：CN113224163A

公开(公告)日：2021-08-06

申请号：CN202110162117.X

申请日：2021-02-05

Applicant: 三星电子株式会社

Inventor： 金旻奎 ,  全辉璨

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本公开提供了一种垂直场效应晶体管(VFET)结构及其制造方法。该VFET结构包括：基板；形成在基板上的鳍结构；底部源极/漏极区域，形成在基板上在鳍结构的下部之间且在其相反两侧；以及浅沟槽隔离(STI)结构，形成在基板的侧部和底部源极/漏极区域的侧部，其中底部源极/漏极区域的上部包括底部硅化物层，每个底部硅化物层具有条形。

公开(公告)号：CN112103248A

公开(公告)日：2020-12-18

申请号：CN202010558377.4

申请日：2020-06-18

Applicant: 三星电子株式会社

Inventor： 金善培 ,  全辉璨 ,  金旻奎

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088 ,  H01L29/78

Abstract: 本发明提供了垂直场效应晶体管(VFET)器件及其制造方法。该用于制造VFET器件的方法可以包括：提供中间VFET结构，其包括衬底、形成在衬底上的多个鳍结构以及在鳍结构之间形成在衬底上的掺杂层，掺杂层包括底部源极/漏极(S/D)区域；在衬底的顶表面之下并且在鳍结构之间穿过掺杂层和衬底形成浅沟槽，以使鳍结构彼此隔离；用绝缘材料填充浅沟槽和在鳍结构之间的空间；蚀刻除了在浅沟槽中以外在掺杂层的顶表面的高度之上填充在鳍结构之间的绝缘材料，使得具有处于掺杂层的顶表面的高度处或之上的顶表面的浅沟槽隔离(STI)结构形成在浅沟槽中；分别在鳍结构上形成栅极结构；以及在鳍结构之上形成顶部S/D区域。

公开(公告)号：CN105280494B

公开(公告)日：2020-04-28

申请号：CN201510395337.1

申请日：2015-07-07

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  裵德汉 ,  宋炫升 ,  河承锡

IPC: H01L21/335 ,  H01L29/06

Abstract: 本公开的实施方式涉及一种制造包括场效应晶体管的具有改善的电特性半导体器件。根据本公开的实施方式，自对准接触插塞可以利用设置在栅部分上的金属硬掩模部分有效地形成。另外，用于形成自对准接触插塞的光致抗蚀剂掩模的工艺裕度可以通过利用金属硬掩模部分而得以改善。

公开(公告)号：CN110581130A

公开(公告)日：2019-12-17

申请号：CN201910124739.6

申请日：2019-02-15

Applicant: 三星电子株式会社

Inventor： 宋炫昇 ,  金孝珍 ,  朴敬美 ,  全辉璨 ,  河承锡

IPC: H01L27/088 ,  H01L29/78

Abstract: 提供了一种半导体装置。所述半导体装置包括第一杂质区、沟道图案、第二杂质区、栅极结构、第一接触图案、第二接触图案和间隔件。第一杂质区可形成在基底上。沟道图案可从基底的上表面突出。第二杂质区可形成在沟道图案上。栅极结构可形成在沟道图案的侧壁以及与沟道图案相邻的基底上，并且栅极结构可包括栅极绝缘图案和栅电极。第一接触图案可与第二杂质区的上表面接触。第二接触图案可与栅电极的表面接触。间隔件可形成在第一接触图案与第二接触图案之间。间隔件可围绕第二接触图案的侧壁的一部分，并且间隔件可与第一接触图案和第二接触图案中的每个接触图案的侧壁接触。

公开(公告)号：CN110556361B

公开(公告)日：2024-05-03

申请号：CN201910119085.8

申请日：2019-02-18

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  洪瑟气 ,  金贤洙 ,  李相炫

IPC: H01L23/538 ,  H01L27/088

Abstract: 提供了一种半导体装置。所述半导体装置可以包括：多个有源图案和多个栅极结构，位于基底上；第一绝缘中间层，覆盖有源图案和栅极结构；多个第一接触插塞，延伸穿过第一绝缘中间层；多个第二接触插塞，延伸穿过第一绝缘中间层；以及第一连接图案，与从第一接触插塞和第二接触插塞中选择的至少一个接触插塞的侧壁直接接触。每个栅极结构可以包括栅极绝缘层、栅电极和覆盖图案。每个第一接触插塞可以与和栅极结构相邻的有源图案接触。每个第二接触插塞可以与栅极结构中的栅电极接触。第一连接图案的上表面可以与第一接触插塞的上表面和第二接触插塞的上表面基本共面。

公开(公告)号：CN109755218B

公开(公告)日：2024-03-08

申请号：CN201810567838.7

申请日：2018-06-05

Applicant: 三星电子株式会社

Inventor： 郭玟灿 ,  全辉璨 ,  申宪宗 ,  刘素罗 ,  李相炫 ,  黄寅灿

IPC: H01L23/538 ,  H01L21/768

公开(公告)号：CN114388607A

公开(公告)日：2022-04-22

申请号：CN202110504821.9

申请日：2021-05-10

Applicant: 三星电子株式会社

Inventor： 黄寅灿 ,  全辉璨 ,  洪炳鹤

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L27/088

Abstract: 本公开提供了半导体器件及其制造方法和晶体管结构。一种半导体器件包括：基板；第一晶体管，形成在基板之上并具有第一晶体管堆叠，该第一晶体管堆叠包括多个第一沟道结构、围绕第一沟道结构的第一栅极结构以及在第一晶体管堆叠的在第一沟道长度方向上的两端处的第一源极/漏极区和第二源极/漏极区；以及第二晶体管，在垂直方向上形成在第一晶体管之上并具有第二晶体管堆叠，该第二晶体管堆叠包括多个第二沟道结构、围绕第二沟道结构的第二栅极结构以及在第二晶体管堆叠的在第二沟道长度方向上的两端处的第三源极/漏极区和第四源极/漏极区，其中第三源极/漏极区不与第一源极/漏极区或第二源极/漏极区垂直地重叠，并且第四源极/漏极区不与第一源极/漏极区或第二源极/漏极区垂直地重叠。

公开(公告)号：CN112652662A

公开(公告)日：2021-04-13

申请号：CN202011078081.9

申请日：2020-10-10

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  全辉璨

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L27/092

Abstract: 本公开提供一种垂直场效应晶体管(VFET)器件和半导体单元结构，该VFET器件包括：鳍结构，从衬底突出并在平面图中具有H形；栅极，包括形成在鳍结构的侧壁上的鳍侧壁部分以及从鳍侧壁部分延伸并填充鳍结构的下半部内部的空间的场栅极部分；栅极接触，在鳍结构的下半部内部的位置落着在场栅极部分上；底部外延层，包括底部源极/漏极(S/D)区域并形成在鳍结构下面；电源接触，落着在底部外延层上并配置为接收电源信号；形成在鳍结构之上的顶部S/D区域；以及落着在顶部S/D区域上的顶部S/D接触。