显示设备
    11.
    发明授权

    公开(公告)号:CN112563306B

    公开(公告)日:2025-03-25

    申请号:CN202010972042.7

    申请日:2020-09-16

    Abstract: 本发明公开了显示设备。显示设备包括第一像素、第二像素、连接到第一像素的第一数据线以及连接到第二像素的第二数据线。第一像素和第二像素中的每个包括:晶体管,包括导电层、在导电层上的半导体层、在半导体层上的栅电极以及连接到半导体层的源/漏电极;电容器,包括与栅电极在同一层中的第一电容器电极和在第一电容器电极上的第二电容器电极;以及在晶体管和电容器上的发光器件。第一数据线与源/漏电极在同一层中,并且第二数据线与导电层和第二电容器电极中的一个在同一层中。

    显示装置和制造显示装置的方法
    13.
    发明公开

    公开(公告)号:CN118412356A

    公开(公告)日:2024-07-30

    申请号:CN202410118675.X

    申请日:2024-01-29

    Abstract: 本发明提供一种显示装置和制造显示装置的方法。显示装置包括:缓冲层,包括无机绝缘材料;有源图案,设置在缓冲层上并且包括沟道区和与沟道区相邻的第一导体区;栅绝缘层,设置在缓冲层和有源图案上并且包括无机绝缘材料;栅电极层,包括第一电极,第一电极包括通过沿着栅绝缘层的侧表面延伸而电接触第一导体区的第一接触部分;以及供氧层,包括设置在第一电极与栅绝缘层之间的第一图案,其中第一图案包括在平面图中从第一图案的侧表面凹陷以围绕第一接触部分的至少一部分的第一凹槽。

    显示装置和制造该显示装置的方法

    公开(公告)号:CN118139469A

    公开(公告)日:2024-06-04

    申请号:CN202311615655.5

    申请日:2023-11-28

    Abstract: 提供了一种显示装置和该显示装置的制造方法。所述显示装置包括:基底;钝化层,设置在基底上;金属氧化物层,设置在钝化层上;过孔层,设置在金属氧化物层上;第一电极,设置在过孔层上;像素限定层,覆盖第一电极的边缘部分和金属氧化物层,并且划分发光区域;有机层,设置在第一电极和像素限定层上;以及第二电极,设置在有机层上,其中,像素限定层的侧面比金属氧化物层的侧面向外突出,并且有机层的至少一部分在像素限定层的侧面与钝化层之间的点处断开。

    薄膜晶体管阵列面板及相关制造方法

    公开(公告)号:CN107799603B

    公开(公告)日:2022-08-23

    申请号:CN201710790406.8

    申请日:2017-09-05

    Abstract: 提供了一种薄膜晶体管阵列面板和相关制造方法。所述薄膜晶体管阵列面板包括晶体管,所述晶体管可以包括半导体、源电极、漏电极和栅电极。半导体可以包括第一掺杂区、第二掺杂区、源区、漏区和沟道区。沟道区设置在源区与漏区之间。第一掺杂区设置在沟道区与源区之间。第二掺杂区设置在沟道区与漏区之间。第一掺杂区的掺杂浓度低于源区的掺杂浓度。第二掺杂区的掺杂浓度低于漏区的掺杂浓度。源电极电连接到源区。漏电极电连接到漏区。栅电极与沟道区叠置。

    薄膜晶体管基板及配备该薄膜晶体管基板的显示装置

    公开(公告)号:CN113851486A

    公开(公告)日:2021-12-28

    申请号:CN202110346338.2

    申请日:2021-03-31

    Abstract: 本发明提供一种薄膜晶体管基板及配备该薄膜晶体管基板的显示装置。为了实现薄膜晶体管基板内载流子迁移率增加的薄膜晶体管基板及配备该薄膜晶体管基板的显示装置,本发明的薄膜晶体管基板包括:有源层,布置于基板上,并且包括第一半导体物质层、布置于所述第一半导体物质层上并包括金属原子的导体层以及布置于所述导体层上的第二半导体物质层;栅极绝缘层,布置于所述有源层上;以及栅极电极,布置于所述栅极绝缘层上,并且至少一部分重叠于所述有源层。

    显示装置及制造显示装置的方法
    20.
    发明公开

    公开(公告)号:CN113540176A

    公开(公告)日:2021-10-22

    申请号:CN202110422391.6

    申请日:2021-04-20

    Abstract: 提供了显示装置和制造显示装置的方法。显示装置可包括第一栅电极、缓冲层、第一有源图案、源图案和漏图案、绝缘层、氧供给图案、第二有源图案、绝缘图案和第二栅电极,第一栅电极位于衬底上,缓冲层位于第一栅电极上,第一有源图案位于缓冲层上,与第一栅电极重叠并且包括氧化物半导体,源图案和漏图案分别位于第一有源图案的端部上,绝缘层与缓冲层上的源图案和漏图案重叠,氧供给图案位于绝缘层上,与第一有源图案重叠并且将氧供给到第一有源图案,第二有源图案位于绝缘层上并且与氧供给图案间隔开,第二有源图案包括沟道区以及源区和漏区,绝缘图案位于第二有源图案的沟道区上,第二栅电极位于绝缘图案上。

Patent Agency Ranking