-
公开(公告)号：CN1972182B
公开(公告)日：2010-04-14
申请号：CN200610144352.X
申请日：2006-12-04
Applicant: 中国科学院计算技术研究所
IPC: H04L7/00
Abstract: 本发明涉及无线传感器网络技术领域，公开了一种提高无线传感器网络时间同步精度的方法。该方法包括：A、在线动态估计无线传感器网络节点之间的相对频率偏差；B、当需要获取节点的时间时，利用估计的相对频率偏差对节点时间进行补偿。利用本发明，通过动态地估计传感器节点之间的相对频率偏差，并利用估计的相对频率偏差对节点时间进行补偿，从而遏止了在两次同步操作之间时间段内同步误差的自由增长，有效提高了无线传感器网络时间同步的精度。
-
公开(公告)号：CN101588273A
公开(公告)日：2009-11-25
申请号：CN200810112194.9
申请日：2008-05-21
Applicant: 中国科学院计算技术研究所
IPC: H04L12/26
Abstract: 本发明提供一种针对片上网络系统的虚拟测试总线电路及其测试方法，所述虚拟测试总线电路包括多个相互连接的路由器模块；路由器模块包括输入控制电路模块和信息转发模块；所述信息转发模块在所述片上网络系统处于测试状态时生成测试数据的路由控制信号，并将数据转发给其它路由器模块或内嵌芯核。本发明的测试方法包括步骤1)将芯片的测试使能信号置为有效；步骤2)信息转发模块生成路由控制信号，形成多条虚拟测试总线；步骤3)测试向量由外部输入，通过所述虚拟测试总线对各内嵌芯核实施测试。本发明能够消除协议所导致的冗余时间，能够更好地利片上系统已有的连线资源，从而有效地提高测试效率，缩短测试时间。
-
公开(公告)号：CN100461677C
公开(公告)日：2009-02-11
申请号：CN200610164875.0
申请日：2006-12-07
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种面向无线传感器网络节点应用的射频前端装置，该装置包括：一分布式电源控制单元，用于对射频前端单元中各单元进行分布式电源控制，减少启动功耗和空闲功耗；一小信号放大器偏置控制单元，用于控制射频前端单元中小信号放大器的增益；一频率合成器环路滤波控制单元，用于控制射频前端单元中频率合成器的频率切换时间，减少射频前端单元状态切换下的能源浪费；一功率放大器偏置控制单元，用于实现对射频前端单元中功率放大器的输出功率进行控制。利用本发明，解决了当前无线传感器网络节点射频前端状态切换慢、发射功率及小信号放大器增益调整实时性差、单一电源管理等缺点。
-
公开(公告)号：CN1323298C
公开(公告)日：2007-06-27
申请号：CN200410047572.1
申请日：2004-05-26
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3183 , G01R31/28
Abstract: 本发明涉及大规模集成电路测试技术领域的一种应用于系统级芯片测试中的芯核并行包装电路和方法。芯核并行包装电路由三个部分组成：外部扫描链、多输入特征移位寄存器、控制电路。并行包装电路利用测试向量中不确定位比较多特点，通过测试向量切片重叠来减少需要移入测试访问机制的数据，减少测试时间。测试向量变换方法可以使得上述包装电路能够充分利用扫描向量切片重叠这一特性，测试向量转换方法通过对不确定位赋值使得向量切片重叠。本发明提出的包装电路能减少测试时间，从而减少了测试成本。使用该包装电路还可以减少测试功耗，这就减少了因为测试而带来的成品率方面的损失。
-
公开(公告)号：CN1310151C
公开(公告)日：2007-04-11
申请号：CN03178449.6
申请日：2003-07-17
Applicant: 中国科学院计算技术研究所
IPC: G06F11/36
Abstract: 本发明涉及软件工程技术中的面向动态资源的管理模式、基于动态资源管理错误的软件故障模型及动态资源管理错误的检测方法。动态资源管理结构由程序开始、资源分配、资源使用、资源回收和程序结束组成。动态资源管理错误的软件故障模型包括资源分配错误、资源使用错误、资源回收错误及程序的非法结束错误。动态资源管理错误的检测方法包括：资源申请故障检测、资源非法使用故障检测、资源回收故障检测、程序非法结束故障检测。对大量故障程序进行分析的基础上，提出了面向动态资源管理的软件故障模型，在此基础上提出了对各种故障类型的检测方法。从而克服软件测试工作的盲目性，能更有效的利用测试的结果对软件可靠性等评价软件质量的指标进行评估。
-
Patent Agency Ranking
公开(公告)号：CN1300838C
公开(公告)日：2007-02-14
申请号：CN200410039661.1
申请日：2004-03-12
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及超大规模集成电路的设计验证与错误诊断技术领域，一种有效的包含黑盒的电路设计验证与错误诊断方法。该方法首先使用并行逻辑模拟验证含黑盒的设计，然后用基于可满足性(SAT)的布尔比较增强模拟算法。包含两个核心步骤：第一步并行逻辑模拟，第二步基于可满足性的布尔比较。其主要特点：1)使用规范电路的固定型故障测试集并行模拟含黑盒的设计，模拟过程中用两位布尔值(0和1)编码每个电路信号。2)在基于可满足性的布尔比较过程中，使用全称量化的合取范式公式(CNF)表示未知约束。3)该方法不需要修改电路结构，降低了计算复杂性，可以应用到大型设计验证。4)该方法可以直接应用于提高设计错误诊断的准确性。
-
公开(公告)号：CN1688022A
公开(公告)日：2005-10-26
申请号：CN200510056344.5
申请日：2005-03-18
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及集成电路设计验证领域，特别是一种寄存器传输级可观测性覆盖分析与激励生成方法。通过增强型进程控制树、控制－观测链等数据模型表征可观测性信息，在此基础上，通过对设计电路动态执行过程中，每个观测点的控制－观测链的确定与回退，分析语句与变量的可观测性，得到可观测性语句覆盖率，并且利用得到的可观测性信息指导激励生成。本发明解决了目前已有的可观测性覆盖评估方法复杂度高以及在激励生成过程中不考虑可观测性的问题。生成。本发明可用于在模拟过程中计算代码的可观测性语句覆盖率，进而更确切地评估验证的力度，也可以用于在激励生成过程中以可观测性覆盖信息为指导，提高激励的质量。
-
公开(公告)号：CN1209809C
公开(公告)日：2005-07-06
申请号：CN03125126.9
申请日：2003-05-21
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及大规模集成电路，特别是涉及集成电路中具有并行结构的大规模数字电路最大功耗的快速估计方法。其步骤为：第1步电路RTL(寄存器传输级)网表文件进行处理；第2步电路门级网表的处理；第3步确定第1步和第2步电路的对应关系，根据相关判据判断该电路是否适合做搜索空间压缩；第4步建立新的输入序列；第5步对输入向量序列进行最大功耗模拟；第6步，对得到的结果进行最大功耗优化。本发明可用于大规模集成电路的功耗估计，对电路设计提供重要的指导意义。
-
公开(公告)号：CN1584617A
公开(公告)日：2005-02-23
申请号：CN200410045981.8
申请日：2004-05-27
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及卷积编码设计和芯片可测性设计中的测试响应压缩电路。首先提出一种码率为n/l，距离为3的卷积码。根据该卷积码的基本校验矩阵可得到一种单输出时序压缩电路。当卷积码基本校验矩阵符合三个规则时，所设计的卷积码的距离就为3。符合这三个规则的基本校验矩阵可用一个自动方法实现，该方法分为8个步骤。卷积码到测试响应压缩电路的映射有三个规则，这三个规则均可用程序自动实现。本发明实现的是单输出压缩电路，所以具有压缩率高的特点。应用本发明压缩电路的全扫描设计，能够缩短扫描链长度，减少测试时间。
-
公开(公告)号：CN1564320A
公开(公告)日：2005-01-12
申请号：CN200410034865.6
申请日：2004-04-16
Applicant: 中国科学院计算技术研究所
IPC: H01L21/70 , H01L21/66 , H01L21/768 , H01L21/02
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种线间串扰减速效应的时延测试生成方法，包括线间串扰源的收集，故障的选择和故障集的精简，以及对精简后的故障集进行时延测试生成和测试集的精简。对线间串扰减速效应所引起的性能方面的下降需要进行有针对的时延测试。步骤如下：步骤1：获取电路时延分配和临界通路；步骤2：跳变信号预处理；步骤3：临界通路的串扰源收集和故障集精简；步骤4：增强子通路敏化的时延测试生成和测试集精简。
-
-
-
-
-
-
-
-
-
Search Results
225
records
(took 0.036 seconds)
