一种基于microblaze的实时视频接缝剪裁方法及系统

    公开(公告)号:CN113727161A

    公开(公告)日:2021-11-30

    申请号:CN202111032732.5

    申请日:2021-09-03

    Applicant: 南京大学

    Abstract: 本发明提出了一种基于microblaze的实时视频接缝剪裁方法及系统,可用于采集视频后进行接缝剪裁处理并实时显示。其中所述系统由PL端以及PS端两部分共同实现,结合改进的视频接缝剪裁运算方法处理图像,在针对缩小或放大图像时相比原有的Seam Carving算法,在保留视频信息的同时进一步减小画面失真,让用户获得更好的视觉效果。另一方面,本发明提出的系统资源占用小,可移植性强,兼具软件编程调试方便与硬件计算处理速度快的优点,软硬件协同工作增加处理速度,减小时延,在保留显示视频完整信息的同时可任意更改画面尺寸,能适配各种规格显示设备,适用于各种直播或监控场景。

    基于卷积神经网络的图像硬件识别系统及部署方法

    公开(公告)号:CN113705803A

    公开(公告)日:2021-11-26

    申请号:CN202111011695.X

    申请日:2021-08-31

    Applicant: 南京大学

    Abstract: 本发明涉及基于卷积神经网络的图像硬件识别系统及部署方法,基于SoC平台实现MobileNetV1 SSD网络进行图像识别,平台内置ARM处理器和FPGA。ARM端完成全局调度任务,主要完成数据预处理,数据重排,网络推理,FPGA配置,以及后处理,包括非极大值抑制算法实现。ARM端整体策略采用按通道取数的方式以及MEC策略来降低数据重复率。FPGA端设计数据分发模块配合特殊尺寸的SRAM进行数据缓存,1*1和3*3两种卷积控制器,其中3*3卷积可配置成dw卷积和normal卷积两种模式,PE乘法阵列、加法树阵列,以及通道累加模块,大大提高资源的利用率。ARM端和FPGA端的交互通过调用驱动函数ioctl来实现,映射到硬件的Avalon接口实现数据与配置信息传输。本发明在板子资源受限的情况下有较好的优化。

    基于可重构技术的同态加密系统及同态加密执行方法

    公开(公告)号:CN113660076A

    公开(公告)日:2021-11-16

    申请号:CN202110801812.6

    申请日:2021-07-15

    Applicant: 南京大学

    Abstract: 本发明涉及基于可重构技术的同态加密系统及同态加密执行方法,属于加密算法设计领域。本发明包括主控单元、执行单元、运算阵列和存储单元;执行单元包括加密控制器、同态运算控制器和解密控制器;运算阵列包括数论变换模块、四舍五入取整除法模块和多项式环上的模运算模块;存储单元包括中间结果存储器、源数据缓冲区和结果数据缓冲区;主控单元控制整个系统流程;执行单元驱动运算阵列进行重构;运算阵列对数据进行运算处理;存储单元对数据进行存储。本发明旨在通过利用可重构技术来实现同态加密算法,以期在满足算法所需的较高性能的同时,为同态加密算法的实现提供一定的灵活性。

    面向Wimax协议的QC-LDPC译码器译码方法及系统

    公开(公告)号:CN113612575A

    公开(公告)日:2021-11-05

    申请号:CN202110737035.3

    申请日:2021-06-30

    Applicant: 南京大学

    Abstract: 本发明提出了一种面向Wimax协议的QC‑LDPC译码器译码方法及系统,基于提出的面向Wimax协议的QC‑LDPC译码器,利用存储的QC‑LDPC校验矩阵信息,简化了译码器的译码计算复杂度,同时节省了硬件计算资源。其中,译码过程采用基于Offset Min‑sum的行分层译码算法作为译码方法,使得硬件兼容性更广、且具备易于实现的优点。通过流水化设计,对校验矩阵信息读取、映射,实现了高效流水LDPC译码;最终可支持IEEE 802.16e通信协议下,1/2码率19种码长的LDPC译码运算;因此本发明具有硬件复杂度低,存储资源利用率高的特点,以及可实现高吞吐率LDPC译码运算。

    基于有限数目温度传感器的三维片上网络温度重建系统

    公开(公告)号:CN108416164B

    公开(公告)日:2021-09-28

    申请号:CN201810250930.0

    申请日:2018-03-23

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于有限数目温度传感器的三维片上网络温度重建系统,该系统采用高斯和滤波器来重建三维片上网络芯片的温度,高斯和滤波器用若干高斯分布的加权和近似一个非高斯分布,因此若干高斯项滤波结果可被合并成一个等效高斯项;所述高斯和滤波器硬件架构是一个可重用架构,该可重用架构可实现计算资源和存储资源的复用,其包含三部分:可重用控制器、存储资源、计算单元阵列。本发明可以有效解决温度传感器数目有限且噪声为非高斯的情况下,三维片上网络温度重建的问题,本发明述及的可重用高斯和滤波器硬件架构可以提高计算资源和存储资源的利用率,同时减少面积、降低功耗。

    基于抛物线综合法求复数的N次开根号的硬件计算系统和方法

    公开(公告)号:CN113377333A

    公开(公告)日:2021-09-10

    申请号:CN202110602128.5

    申请日:2021-05-31

    Applicant: 南京大学

    Abstract: 本发明提出了基于抛物线综合法求复数的N次开根号的硬件计算系统和方法。该系统包括:控制单元使用状态机的方式控制整个系统的运算流程;可变模式的圆周CORDIC计算单元,用以实现输入复数在平面坐标形式与极坐标形式之间的相互转化;开根单元,用以计算待求复数的极坐标形式中的模长的N次开根;相角计算单元,根据输入k用以计算得到复数的极坐标形式中的相角。有效地利用抛物线综合法和CORDIC方法,既保证了计算精度,又让整个计算系统实现超低时延计算。其次,通过改变输入k,可选择需要输出的N次开根结果。改变圆周CORDIC模块的正向迭代次数,可在一定范围内灵活地调节计算精度。最后,减少了整个系统的面积消耗。

    一种脉冲神经网络计算阵列

    公开(公告)号:CN113269317A

    公开(公告)日:2021-08-17

    申请号:CN202110400723.0

    申请日:2021-04-14

    Applicant: 南京大学

    Abstract: 本发明提出一种脉冲神经网络计算阵列,可以支持卷积——池化的连续运算,可以支持脉冲神经网络的并行推理运算,提高算法推理过程中的执行效率。本发明包括若干个脉冲神经网络计算单元构成的脉冲神经网络计算簇,每个脉冲神经网络计算单元中包括膜电位累加器、脉冲发射器、池化缓冲区和池化比较器。其中膜电位累加器与脉冲发射器互相电性连接,脉冲发射器与池化缓冲区和池化比较器互相电性连接。其中,膜电位累加器用于对输入的脉冲序列进行累加运算;脉冲发射器根据累加器输入的膜电位,判断是否向下一级发射脉冲;池化缓冲区对脉冲发射器的脉冲进行计数和缓存;池化比较器对缓冲区的输入进行比较运算。

    一种时钟占空比修调方法及系统

    公开(公告)号:CN113162586A

    公开(公告)日:2021-07-23

    申请号:CN202110422878.4

    申请日:2021-04-16

    Applicant: 南京大学

    Abstract: 本发明提供了一种时钟占空比修调方法及系统,其中方法具体包括:对待进行修调的输入信号进行延时控制后,进行电流控制和时间控制;根据经过电流控制和时间控制处理后的输入信号,对电荷泵进行充放电的调整;整形后,输出修调后的正弦波信号。本发明针对电路中实际存在的时钟信号占空比不稳定,传统占空比调节电路功耗大并且性能不稳定等问题,通过将时钟信号转换并进行延时控制,实现对输入时钟信号占空比的校准,达到不受温度、电压和制作工艺影响的目的。另一方面,第一个周期后与输入信号无关,使得时钟信号的精确度和可靠性提高,同时,具有较强的兼容性和实用性。

    一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法

    公开(公告)号:CN112260980A

    公开(公告)日:2021-01-22

    申请号:CN202011163735.8

    申请日:2020-10-27

    Applicant: 南京大学

    Abstract: 本发明提出一种基于超前预测实现相位噪声补偿的硬件系统及其实现方法,包括用于控制所有计算模块和存储模块的核心控制模块;用于存储计算出的导频相位角和调制后信号的初始相位角结果数据的存取模块;用于计算定点复数信号的相位角结果的计算模块;以及运用导频点的相位角信息进行均值计算,并对调制后信号的初始相位角结果进行超前相位噪声补偿的超前预测相位噪声补偿模块。本发明在硬件上采用超前预测相位噪声的方式对调制信号的相位进行相位补偿,确保通信硬件实现中的性能和精度要求,降低硬件资源消耗,降低硬件的功耗,全流水地执行硬件计算,能够符合通信系统中的传输特征,适合各个场景下的通信系统中硬件实现相位噪声补偿过程。

    一种可拼接、可分段的全连接神经网络推理加速器及其加速方法

    公开(公告)号:CN111860819A

    公开(公告)日:2020-10-30

    申请号:CN202010731785.5

    申请日:2020-07-27

    Applicant: 南京大学

    Abstract: 本发明涉及一种可拼接、可分段的全连接神经网络推理加速器及其加速方法,加速器包括控制模块、存储模块、计算模块三大功能模块,控制模块有三种模式:配置模式、搬运模式、计算模式。本发明充分利用全连接计算的可并行性以及权重的可共享性,支持多批处理、多路并行计算。控制模块通过模式的跳转来控制整个全连接的实现与加速。本发明可以实现对输入神经元和权重的独立地址的拼接,即可以将需要进行多次计算的全连接合并为一次全连接运算;其次,本发明可以实现全连接计算的拆分,通过暂存中间结果的方式对其进行分段计算,在硬件资源有限的情况下,实现大规模的全连接神经网络的计算。

Patent Agency Ranking