-
公开(公告)号：CN102664014A
公开(公告)日：2012-09-12
申请号：CN201210114256.6
申请日：2012-04-18
Applicant: 清华大学
IPC: G10L19/00
Abstract: 一种基于对数量化索引调制的盲音频水印实现方法属于音频水印技术领域，其特征在于，充分利用向量范数的鲁棒性和基于mu-law压扩的对数量化索引调制的不可感知性，并采用混沌序列加密水印图像来提高水印的安全性和鲁棒性，通过mu-law压扩把分段的小波近似分量的向量范数转换到变换域，然后嵌入加密的二进制水印图像，经过水印攻击后，提取出二进制水印图像。本发明提出的音频水印算法，不仅具有容量高、音质好的特点，还具有不可感知性好、鲁棒性好、复杂度低的优点，在各种水印攻击的情况下，仍能利用本方法正确的提取出水印，并且此方法能有效的抵抗幅度攻击。
-
-
公开(公告)号：CN101527849B
公开(公告)日：2011-11-09
申请号：CN200910081201.8
申请日：2009-03-30
Applicant: 清华大学
IPC: H04N7/26
Abstract: 集成视频解码器的能降低功耗的存储系统，属于基于块的视频编解码标准的解码器存储管理领域，其特征在于，用压缩模块对重建数据进行重压缩，在读取参考数据和显示数据时再分别解压缩以减少解码器和片外存储器的数据交换量；用存储地址生成模块定制出合理的参考帧存储映射结构，减少读写过程中所需要进行的行激活操作次数；用一个基于4个存储信号端口结构的存储控制器，以减少解码器的片上存储，并提高存储器的带宽；用低功耗编解码对存储内容进行低功耗编码，降低存储器中由于泄漏而产生的静态功耗。
-
公开(公告)号：CN101272224B
公开(公告)日：2011-11-09
申请号：CN200810105866.3
申请日：2008-05-04
Applicant: 清华大学
Abstract: 全球数字广播系统中的LDPC分层信道编解码实现方法属于DRM系统LDPC编解码技术领域。其特征在于，编码时用比特分割电路把需要编码的数据分成多个层次，对各层数据用一个生成矩阵编码，再经过星座图影射电路形成星座图数据；在解码时则相反。本发明具有编解码增益高，运算简单，易于实现的优点。
-
公开(公告)号：CN102075152A
公开(公告)日：2011-05-25
申请号：CN201010621163.3
申请日：2010-12-24
Applicant: 清华大学
IPC: H03F3/50
Abstract: 线性源跟随器属于电压跟随器技术领域。其特征在于：晶体管M1和M3形成级联方式，栅极均接输入Vinp，晶体管M2和M4形成级联方式，栅极均接输入Vinn，且M3、M4为低阈值晶体管，M1、M2为高阈值晶体管。M1、M2、M3、M4的源极S都和衬底B相连接。晶体管M5的栅极接偏置电压Vbias1，并通过电容C1连接输入信号Vinn，晶体管M5的漏极接输出Voutp，源极通过电阻R1接地。晶体管M6的栅极接偏置电压Vbias1，并通过电容C2连接输入信号Vinp，晶体管M6的漏极接输出Voutn，源极通过电阻R2接地。本发明消除了沟道长度调制效应和体效应，并减小了偏置电流的变化，具有在高速输入信号下高线性度的优点。
-
Patent Agency Ranking
公开(公告)号：CN101577548B
公开(公告)日：2011-05-11
申请号：CN200910087477.7
申请日：2009-06-22
Applicant: 清华大学
Inventor： 克兵格·赛客帝·玻梅 , 杨华中 , 汪蕙
IPC: H03M1/50 , H03K5/24 , H03K19/0185
Abstract: 基于可控负载电容的时间域比较器(Shunt Capacitor Based Time-mode Comparator(SCTMC)，属于数据转换器技术领域，其特征在于，该比较器由可控负载电容电压控制延迟的电压时间转换电路和数据触发器的时间-数字转换电路依次串连组成；由于采用电容负载可控的电压控制延迟电路代替传统的电压-时间转换电路，因而能在38MHz的速度下分辨出低于10uV的输入电压差，同时本发明没有采用任何电阻器件因而面积小，功耗低。
-
公开(公告)号：CN102045284A
公开(公告)日：2011-05-04
申请号：CN201010034477.3
申请日：2010-01-21
Applicant: 清华大学
Abstract: 本发明公开了一种FSK解调装置，包括：有源RC结构的解调器，有源RC结构的低通滤波器，有源RC结构的微分器和迟滞比较器。本发明通过采用有源RC结构的解调器和低通滤波器组合的结构进行解调，具有结构简单，动态范围大，功耗低的优点；而且，通过采用有源RC结构的微分器和迟滞比较器组合的结构进行数据判决，能够很好的抗频率偏移，且功耗低，动态范围大。进一步地，本发明通过用仅一套时间常数校正电路校正解调器、有源RC结构的低通滤波器和有源RC结构的微分器的时间常数，使得发明的FSK解调装置达到了抗工艺偏差、功耗低以及成本低的有益效果。
-
公开(公告)号：CN101814916A
公开(公告)日：2010-08-25
申请号：CN201010033870.0
申请日：2010-01-11
Applicant: 清华大学
Abstract: 本发明公开了一种锁相环，其包括：鉴频鉴相器，其输入端连接数字分频器的输出端和参考时钟；电荷泵，其输入端连接鉴频鉴相器的输出端；环路滤波器，其输入端连接电荷泵的输出端；压控振荡器，采用电阻作为静电释放保护，其控制电压输入端连接环路滤波器的输出端；键合线电感，连接在压控振荡器的差分输出端；缓冲器，其差分输入端连接到压控振荡器的差分输出端；预分频器，由格雷码控制，其差分信号输入端连接缓冲器的差分输出端，其控制信号输入端连接控制逻辑的第一输出端；以及数字分频器，其信号输入端连接预分频器的输出端，其控制输入端连接控制逻辑的第二输出端。本发明提供的锁相环具有高频率精度、低噪声的优点。
-
公开(公告)号：CN101788932A
公开(公告)日：2010-07-28
申请号：CN201010034240.5
申请日：2010-01-15
Applicant: 清华大学
Abstract: 一种用于提高可靠性的软硬件协同容错系统属于嵌入式高可靠性系统领域，其特征在于，含有：存储器、处理器、内部互连网络、硬件加速模块和该硬件加速模块的控制和测试模块，所述处理器通过内部互连网络控制硬件加速模块的控制和测试模块，对于存储在处理器中的软件模块对应的待测硬件加速模块进行测试向量测试，并在测试有效后再通过所述控制模块进行对应的硬件加速模块的数据处理。若对应的待测硬件加速模块存在问题，处理器再次通过内部互连网络与存储器相连，通过预存储的软件指令来完成软件模块的操作。本发明可降低容错系统对硬件资源的开销，同时也实现了软件控制下的硬件BIST内建自测试，实现了测试与容错机制的融合。
-
公开(公告)号：CN101577546A
公开(公告)日：2009-11-11
申请号：CN200910087475.8
申请日：2009-06-22
Applicant: 清华大学
Inventor： 克兵格·赛客帝·玻梅 , 杨华中
IPC: H03M1/50 , H03K5/24 , H03K19/0185
Abstract: 基于全动态电压－时间转换电路(Totally Dynamic voltage－to－time Converter(TDVTC))的时间域比较器，属于数据转换器技术领域，其特征在于，该比较器由全动态电压控制延迟的电压时间转换电路和对称间－数字转换电路依次串连组成；由于采用对称时间到数字转换技术代替DFF触发器，因而能在38MHz的速度下分辨出低于10uV的输入电压差，同时本发明只采用了比较小的电阻，因而面积小，功耗低。
-
-
-
-
-
-
-
-
-
Search Results
444
records
(took 0.027 seconds)
