-
公开(公告)号：CN104331352B
公开(公告)日：2018-03-09
申请号：CN201410663826.6
申请日：2014-11-19
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F11/22
Abstract: 本发明提供一种高速缓存(cache)一致性芯片地址带外读取检测方法及系统。上述方法包括以下步骤：配置读取模块将配置信息传送至逻辑检测存储模块；所述逻辑检测存储模块根据所述配置信息记录报文信息；当一致性问题发生时，所述配置读取模块从所述逻辑检测存储模块读取所述报文信息。本发明提供的cache一致性芯片地址带外读取检测方法及装置，具有配置灵活、存储资源占用量少、可读性强、操作方便的特点。
-
公开(公告)号：CN105429896A
公开(公告)日：2016-03-23
申请号：CN201510881872.8
申请日：2015-12-03
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L12/861
CPC classification number: H04L49/90
Abstract: 本发明实施例公开了一种耦合报文信用释放方法及系统，包括：接收报文输出模块发出的报文；判断所述报文是否为耦合报文；若是，则将所述耦合报文中的每种报文按类型缓存，并记录所述耦合报文的报文类型信息；根据所述报文类型信息，判断所述耦合报文的每种报文是否均被各通道报文接收模块读取；若是，则释放一个信用至所述报文输出模块，可见，在本实施例中，只有耦合报文中的每个报文均被读取后，才会释放给报文输出模块一个信用，从而报文输出模块才有一个信用发送下一个耦合报文，从而平衡发送端与接收端的处理能力，不仅资源开销少，而且实现方式简单。
-
公开(公告)号：CN102799559B
公开(公告)日：2015-12-02
申请号：CN201210264574.0
申请日：2012-07-27
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F15/16
CPC classification number: G06F15/7867
Abstract: 一种系统拓扑结构和一种拓扑结构的建立方法，该拓扑结构应用于验证平台，其中：该拓扑结构中，现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与FPGA实现的另外一芯片组的一端口的端口逻辑互换，使得处理器与FPGA不交叉相连。该拓扑结构与交叉互连的拓扑结构相比更加优化。
-
公开(公告)号：CN105072048A
公开(公告)日：2015-11-18
申请号：CN201510618012.5
申请日：2015-09-24
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L12/801
Abstract: 本发明公开了一种报文存储调度方法，包括：获取待调度报文；根据预设写入条件，将相同特征信息的所述待调度报文存储在相同的存储阵列中；将所述待调度报文的特征信息与其存储于所述存储阵列中的地址信息的对应关系存储于缓存阵列中；获取各个存储阵列的当前条目信息，所述当前条目信息为用于指示各个存储阵列中的报文是否可以调度进入处理模块的有效位信息组；当所述当前条目信息指示有效时，对应存储阵列中的报文可调度进入所述处理模块；根据预设调度规则，从当前条目信息指示为有效的存储阵列中读取待调度报文进入所述处理模块。本申请解决了相同特征信息的报文在同一时间处理可能出现的阻塞和死锁的问题，具有操作简便、可靠性高的优点。
-
公开(公告)号：CN104536929A
公开(公告)日：2015-04-22
申请号：CN201510018652.2
申请日：2015-01-14
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明实施例提供一种物理层初始化方法和客户端，应用于需要进行串行通信的第一客户端和第二客户端之间，所述物理层初始化方法包括：步骤S110，在所述第一客户端和第二客户端处于第一状态时，所述第一客户端和第二客户端进行串行数据位锁定；步骤S120，在所述第一客户端和第二客户端处于第二状态时，所述第一客户端和第二客户端进行通道对齐。本发明中，通过将上述串行数据位锁定过程和通道对齐过程分配到两个不同的状态下进行，并通过述交互互锁机制和超时复位机制，使得需要串行通信的两端能够同时完成相同状态下的操作流程，可保证两端的客户端同时完成物理层初始化，从而提供了一种有效并且可靠的物理层初始化方法。
-
Patent Agency Ranking
公开(公告)号：CN104461696A
公开(公告)日：2015-03-25
申请号：CN201410814434.5
申请日：2014-12-23
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明提出一种仿真结果保存方法，判断是否满足预设的分段保存条件，若是则关闭当前用于保存所述仿真波形和结果的文件，另外生成新的用于保存所述仿真波形和结果的文件。所述方法在保证了所需要的完整信息的同时，又可以根据硬盘容量的限制在不影响仿真继续进行的同时对部分分段的文件进行删除。并且，如果采用对波形和记录文件按时间分段的方式，可以有效地降低查看和调试的复杂度。
-
公开(公告)号：CN102142987B
公开(公告)日：2014-01-08
申请号：CN201010593965.8
申请日：2010-12-09
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L12/24
Abstract: 本发明公开了一种串行总线设备及其传输数据的方法，涉及计算机通信领域。本发明公开的一种串行总线设备包括：收发模块，与对端设备之间建立一条差分时钟通道以及多条差分数据通道；链路检测模块，根据所接收到的链路检测指令检测差分时钟通道和各条差分数据通道的状态；控制状态机模块，向链路检测模块发起链路检测指令，以及在链路检测模块检测到所述差分时钟通道发生故障时，修复该差分时钟通道，在链路检测模块检测到有差分数据通道发生故障时，启动带内复位，剔除发生故障的差分通道，并对剩余的差分数据通道进行重组后进行数据传输。本发明的实施例具有高速率、低延迟、链路检测自适应、可扩展性、智能化、自动复位等特性。
-
公开(公告)号：CN103413003A
公开(公告)日：2013-11-27
申请号：CN201310367038.8
申请日：2013-08-21
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
CPC classification number: G06F15/16
Abstract: 本法公开了一种序列传输、接收装置及方法，所述序列传输装置包括：通道标识ID生成器和序列集成器，其中：所述通道ID生成器，用于在互连节点的链路初始化阶段，为每个传输通道生成物理ID；所述序列集成器，用于将每个传输通道的物理ID集成在相应传输通道的检测序列中，通过相应传输通道将检测序列传输给接收节点。本发明采用传输通道的物理ID生成、传输、分析的方法，并实现物理ID和核心逻辑ID自动映射，弥补了手动优化逻辑通道与物理通道映射关系复杂的不足，大大降低了因多通道乱序布线带来的串行数据多通道传输处理逻辑设计和调试的复杂度，有效提高了芯片逻辑设计和验证调试的效率。
-
公开(公告)号：CN102129418B
公开(公告)日：2013-04-17
申请号：CN201110053727.2
申请日：2011-03-07
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F15/173 , G06F15/167
CPC classification number: G06F17/5081 , G06F15/17356
Abstract: 本发明提供了一种高端容错计算机系统及实现方法，该系统包括N个单结点原型验证系统和M个交叉开关互联路由器芯片组，每个所述交叉开关互联路由器芯片组均用于实现所述N个单结点原型验证系统之间互联，各所述交叉开关互联路由器芯片组之间不做转接，M，N均为大于等于2的正整数，所述单结点原型验证系统包括：计算板，为一4路紧耦合计算板；芯片验证板，包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片，共同承载1个结点控制器的逻辑；互联板，包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。
-
公开(公告)号：CN102821043A
公开(公告)日：2012-12-12
申请号：CN201210264423.5
申请日：2012-07-27
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: H04L12/56
CPC classification number: H04L47/263
Abstract: 一种控制方法和装置，该方法包括，链路层在接收方向收到错误报文时，对发送端返回NACK报文，并发起重传，中间层触发重传计数器的值加1；当同一报文重传次数小于等于预设的重传次数值时，触发所述重传计数器复位；当同一报文的重传次数大于预设的所述重传次数值时，触发底层的物理层复位。上述技术方案有效保证了数据传输的稳定性与可靠性，同时也实现了系统资源的可靠有效利用，在高端服务器系统中具有极高的应用价值。
-
-
-
-
-
-
-
-
-
Search Results
142
records
(took 0.067 seconds)
