一种基于多质量参数的封装引线键合工艺参数优化方法

    公开(公告)号:CN114912342A

    公开(公告)日:2022-08-16

    申请号:CN202210312686.2

    申请日:2022-03-28

    Abstract: 本发明公开了一种基于多质量参数的封装引线键合工艺参数优化方法,先获取与引线键合质量参数相关的工艺参数和每个工艺参数的取值范围,随机组合工艺参数,通过实验和仿真收集不同工艺参数条件下的引线键合的质量参数,生成数据集,基于神经网络进行训练;结合质量参数预测模型生成目标函数,设置初始参数集合并导入质量参数预测模型,得到相应的质量参数的实时预测值;将新的工艺参数集合导入质量参数预测模型,得到满足设计要求的质量参数。本发明利用贝叶斯优化算法,自动简单地优化引线键合的工艺参数,使得最终优化过后的工艺参数的质量参数能够达到目标值,从而降低人力、物力耗费,具有成本低,速度快,精度高等优势。

    一种鳍式横向双扩散功率器件

    公开(公告)号:CN111244185B

    公开(公告)日:2022-07-08

    申请号:CN202010084930.5

    申请日:2020-02-10

    Abstract: 本发明公开了一种鳍式横向双扩散功率器件,将衬底上方的有源区制备成鳍式结构,随后采用高介电常数介质覆盖于鳍式有源区的两侧及表面,从三个方向进行对有源区进行调制;将三栅代替原有的表面栅,具有更好的沟道控制能力并降低器件关闭时的漏电流;将常用的氧化硅栅介质变为高k栅介质,能够具有更厚的物理氧化层并改善栅极漏电流的问题。本发明具有高耐压,低导通电阻,低漏电流等优点,适用于高压高频领域。

    一种三向电场可控的LDMOS及其制备方法

    公开(公告)号:CN112750911B

    公开(公告)日:2022-06-17

    申请号:CN202110147388.8

    申请日:2021-02-03

    Abstract: 本发明公开了一种三向电场可控的LDMOS,包括半导体衬底、埋层、有源区,所述有源区包括半导体漏区、条形半导体漂移区和半导体阱区,所述半导体漏区位于条形半导体漂移区一侧台阶处的上方,所述半导体阱区位于条形半导体漂移区的另一侧;三向控制电极,位于条形半导体漂移区的两侧及表面,所述三向控制电极与条形半导体漂移区之间为介质层;三栅电极,位于沟道区的两侧及顶部,形成三栅结构。本发明还公开了一种三向电场可控的LDMOS制备方法。本发明设置三向控制电极,能够获得较高的击穿电压,有效降低LDMOS的导通电阻;设置三栅电极,提供了良好的沟道控制能力,降低器件关闭时的漏电流,并抑制短沟道效应,大大降低阈值电压的迟滞。

    一种阶梯负电容层鳍式场效应晶体管及其制备方法

    公开(公告)号:CN114284354A

    公开(公告)日:2022-04-05

    申请号:CN202111485216.8

    申请日:2021-12-07

    Abstract: 本申请涉及一种阶梯负电容层鳍式场效应晶体管及其制备方法。该晶体管包括:半导体衬底,覆盖于半导体衬底上表面的埋氧层,位于埋氧层上方的鳍式有源区,鳍式有源区从埋氧层表面的第一方向上鳍式凸起,鳍式有源区的长度与半导体衬底的长度相同,鳍式有源区的宽度小于半导体衬底宽度,鳍式有源区包括源区、沟道区和漏区,鳍式有源区的源区和漏区之间的沟道区的上表面和第一方向上的左右两个侧表面覆盖了栅氧化层,栅氧化层上覆盖三向负电容层,三向负电容层的厚度顺着第一方向阶梯性增厚或变薄,三向负电容层上覆盖了金属层。提高的饱和区电流以及降低的亚阈值摆幅,从而降低晶体管的功耗并提升晶体管性能。

    一种LDMOS器件及其制备方法

    公开(公告)号:CN110120423B

    公开(公告)日:2022-03-22

    申请号:CN201910366995.6

    申请日:2019-05-05

    Abstract: 本发明提出了一种LDMOS器件,包括半导体衬底、埋层、外延层、源极金属、漏极金属和场氧化层,所述外延层上设置有PN变掺杂降场层、P型半导体体区和N型半导体漏区,所述PN变掺杂降场层的左半部分为P型变掺杂区,右半部分为N型变掺杂区,所述P型变掺杂区中的P型杂质浓度从左到右逐渐减小到0 cm‑3,所述N型变掺杂区中的N型杂质浓度从右至左逐渐减小到0 cm‑3。通过在外延层内制备PN变掺杂降场层,在漂移区中部产生一个均匀的电场分布,同时消除了主结处的高的电场峰值,优化了漂移区的表面电场分布,从而能够提高器件的反向击穿电压;此外,PN变掺杂降场层能够提高常规器件的漂移区浓度,有效的提高了器件的电流能力并降低器件的导通电阻。

    具有背景失配校准的噪声整形SAR ADC

    公开(公告)号:CN114124100A

    公开(公告)日:2022-03-01

    申请号:CN202111457615.3

    申请日:2021-12-01

    Abstract: 本发明提供了一种具有背景失配校准的噪声整形SAR ADC,属于集成电路技术领域。本发明所采用的SAR ADC架构类似于通用SAR ADC,结构包括采样和保持(S/H)模块、二进制加权电容式DAC(CDAC)、SAR逻辑块、比较器和数字加法器;所呈现的拓扑与通用SAR ADC的不同之处在于,它嵌入了两个附加模块:噪声整形和DAC校准模块。偶尔激活的校准模块能够通过使用一组子DAC的机制执行DAC失配校准;在典型的SAR转换中通常被丢弃的残差信息Vresidue则被NS块重新使用,从而可以改变带内比较器噪声和量化噪声。本发明将NS‑SAR与新的背景校准相结合,同时结合了ΣΔ和SAR架构的优点,实现了高精度低功耗架构,并且克服了比较器噪声和DAC失配误差对电路的限制。

    一种全环绕多通道漂移区横向功率器件及其制造方法

    公开(公告)号:CN113871489B

    公开(公告)日:2022-02-22

    申请号:CN202111458096.2

    申请日:2021-12-02

    Abstract: 本发明公开了一种全环绕多通道漂移区横向功率器件及其制造方法,包括从下至上依次叠设的半导体衬底、埋层和有源区;有源区包括半导体漂移区、P型半导体区和N型半导体区;半导体漂移区包括介质层和内置在介质层中的若干个半导体通道。本发明通过在半导体通道四周填充高介电常数介质材料,形成全环绕多通道漂移区结构。全环绕介质从四个方向对漂移区中的半导体通道进行调制,使漂移区电势分布更加均匀、有效提升漂移区横向电场、器件纵向电场和器件击穿电压;多通道结构进一步增加高介电常数介质的调制面积,同时高介电常数介质有助于提高漂移区掺杂浓度,降低导通电阻;本发明不仅适用于硅基功率器件,也适用于宽禁带半导体功率器件。

    一种介质增强横向超结功率器件

    公开(公告)号:CN113782591A

    公开(公告)日:2021-12-10

    申请号:CN202111060863.4

    申请日:2021-09-10

    Abstract: 本发明公开了一种介质增强横向超结功率器件,属于半导体功率器件技术领域。本发明包括衬底和位于衬底上方的有源层,有源层包括漂移区,漂移区内设有介质区。本发明通过在漂移区内部引入介质区,通过合理的设置介质区的位置、宽度变化及长度,能够有效地缓解横向超结功率器件中P型半导体柱和N型半导体柱相互耗尽导致的电荷非平衡现象。同时利用介质区对漂移区的调制作用,优化器件的电场分布而提高器件的击穿电压,并优化漂移区浓度而降低器件的导通电阻。

    一种具有高K绝缘区的横向功率器件

    公开(公告)号:CN103219386B

    公开(公告)日:2016-01-20

    申请号:CN201310141405.2

    申请日:2013-04-22

    Inventor: 郭宇锋 姚佳飞

    Abstract: 本发明提供了一种具有高K绝缘区的横向功率器件,它是在功率器件的漂移区内部引入具有高介电常数的绝缘柱区,所述的高K绝缘区与N型柱区交替排列,绝缘柱区延伸至半导体体区的内部。具有高介电常数的绝缘区具有降场的作用,通过增大绝缘柱区的介电常数能够优化漂移区的表面电场分布及最优漂移区浓度,从而提高器件的耐压特性与导通特性。采用该结构制造的横向扩散场效应晶体管LDMOS、横向PN二极管、或横向绝缘栅双极型晶体管LIGBT具有击穿电压高,导通电阻低,工艺简单,成本低廉等优点。

Patent Agency Ranking