-
公开(公告)号：CN116880908B
公开(公告)日：2023-11-10
申请号：CN202311152758.2
申请日：2023-09-07
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种指令处理方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待处理指令和待处理指令的译码信息；执行重命名任务，根据译码信息对待处理指令进行重命名处理，确定待处理指令的源物理寄存器编号和目的物理寄存器编号；执行分派任务，将待处理指令发送至重定序缓冲和待处理指令的指令类型对应的分派队列；在下一个时钟周期，从暂存器中读取待处理指令的源物理寄存器编号和目的物理寄存器编号，并将源物理寄存器编号和目的物理寄存器编号添加至重定序缓冲和分派队列中；其中，重命名任务和分派任务在同一时钟周期内执行。本发明降低了处理器的流水线深度。
-
公开(公告)号：CN116955044A
公开(公告)日：2023-10-27
申请号：CN202311174747.4
申请日：2023-09-12
Applicant: 北京开源芯片研究院
IPC: G06F11/22
Abstract: 本申请提供了一种处理器的缓存工作机制的测试方法、装置、设备及介质，涉及处理器测试技术领域，包括：获取处理器的缓存工作机制信息；根据缓存工作机制信息，对预设的初始测试程序进行配置，获得用于测试处理器的缓存的工作机制的测试程序；测试程序具有多个缓存测试模式；通过测试程序，针对每个缓存测试模式，生成与处理器的至少部分线程一一对应的线程地址，线程地址满足缓存测试模式；通过测试程序，按照每个缓存测试模式对应的线程地址，测试缓存的工作机制，获得测试结果，以实现对处理器缓存的工作机制测试，且适应线程使用缓存的多种场景，降低了线程使用缓存场景的仿真时间，解决了在先技术中仿真时间长的问题。
-
公开(公告)号：CN116702663B
公开(公告)日：2023-10-27
申请号：CN202310937005.6
申请日：2023-07-27
Applicant: 北京开源芯片研究院
IPC: G06F30/327 , G06F30/331 , G06F30/3312 , G06F30/3323
Abstract: 本发明实施例提供一种电路综合方法、装置、电子设备及可读存储介质，该方法包括：对待综合的断言语句进行解析，识别所述断言语句对应的关键字和验证方式；将所述断言语句中的关键字例化为基础电路模块；根据所述验证方式确定所述基础电路模块对应的连接方式；按照所述连接方式对所述基础电路模块进行连接，得到所述断言语句对应的断言电路。本发明实施例可以将不可综合的断言语句转换为等效的可综合的断言电路，以便在硬件中实现基于断言的验证。
-
公开(公告)号：CN116932202A
公开(公告)日：2023-10-24
申请号：CN202310539424.4
申请日：2023-05-12
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种访存方法、处理器、电子设备及可读存储介质，该方法包括：处理器后端以目的寄存器为粒度将待处理的向量指令拆分为至少一项微操作，并将所述至少一项微操作乱序发送至所述发射队列；发射队列将所述微操作拆分为至少一项子操作，确定所述子操作的访存信息，并将所述访存信息发射至所述加载模块；加载模块按照内存地址对齐的方式，对所述访存信息对应的目标内存空间进行访存，得到目标数据，并将所述目标数据加载至所述微操作对应的目的寄存器中；所述目标内存空间的内存长度等于预设访存宽度。本发明实施例能够减少访存次数，降低访存延迟和功耗，提升了处理器性能。
-
公开(公告)号：CN116909946A
公开(公告)日：2023-10-20
申请号：CN202311181085.3
申请日：2023-09-13
Applicant: 北京开源芯片研究院
IPC: G06F12/0877
Abstract: 本发明实施例提供一种访存方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待执行的段访问内存指令；将所述段访问内存指令拆分为N个合并访存操作；根据所述段访问内存指令的访存基地址将每个合并访存操作划分为至少一个向量访存操作，并确定每个向量访存操作的访存地址；一个向量访存操作用于访问一次内存；按照内存地址对齐的方式对所述访存地址对应的内存空间进行访存，得到目标数据；根据所述访存基地址的非对齐偏移和所述目标数据在目的寄存器中的数据回填地址，将所述目标数据加载至所述目的寄存器中。本发明实施例减少了段访问内存指令的访存次数，有利于降低访存延迟和功耗，提升了处理器性能。
-
Patent Agency Ranking
公开(公告)号：CN116909755A
公开(公告)日：2023-10-20
申请号：CN202311176283.0
申请日：2023-09-13
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种访存方法、处理器、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：获取待执行的索引访存指令和所述索引访存指令的第一参数和第二参数；根据预设的映射规则确定所述第一参数对应的第一数值N1和所述第二参数对应的第二数值N2；根据所述第一数值和所述第二数值，将所述索引访存指令拆分为至少一个微操作；以元素为粒度对所述微操作进行拆分处理，得到所述微操作对应的子操作；根据所述第一数值、所述第二数值和所述微操作对应的各项子操作，确定所述索引访存指令的元素索引值；基于所述元素索引值执行访存操作。本发明实施例能够降低选择复杂度，有利于提升处理器的访存性能。
-
公开(公告)号：CN116579275A
公开(公告)日：2023-08-11
申请号：CN202310854225.2
申请日：2023-07-12
Applicant: 北京开源芯片研究院
IPC: G06F30/32
Abstract: 本发明实施例提供一种系统级芯片的设计方法、系统、电子设备及存储介质，涉及计算机技术领域。其中的方法包括：应用层获取用户在人机交互界面中输入的第一操作信息，并将所述第一操作信息发送至所述处理层；处理层利用预先训练的自然语言处理模型对所述第一操作信息进行处理，得到SoC推荐信息，并将所述SoC推荐信息发送至所述应用层；所述应用层接收所述用户针对所述SoC推荐信息的第二操作信息，并将所述第二操作信息发送至所述处理层；所述处理层根据所述第二操作信息生成目标SoC代码。本发明实施例可以基于用户需求自动生成SoC代码，简化了SoC芯片的设计步骤，降低了SoC芯片的设计难度，提升了设计效率。
-
公开(公告)号：CN116501451A
公开(公告)日：2023-07-28
申请号：CN202310746422.2
申请日：2023-06-25
Applicant: 北京开源芯片研究院
IPC: G06F9/455
Abstract: 本发明实施例提供一种二进制翻译方法、翻译控制方法、指令执行方法及装置，涉及计算机技术领域，其中的二进制翻译方法包括：在待处理的基本块满足第一条件的情况下，根据浮点栈指针的当前值对所述基本块进行二进制翻译处理；其中，所述第一条件包括以下至少一项：所述基本块的第一客户地址与各个翻译块对应的第二客户地址均不相同；所述浮点栈指针的当前值与所述基本块的翻译块对应的浮点栈指针的值不相同。本发明实施例降低了浮点指令的二进制翻译过程中生成的宿主指令的数量，简化了宿主代码，避免了因生成额外的宿主指令来维护浮点栈指针造成的翻译质量的下降，有利于提升二进制翻译性能。
-
公开(公告)号：CN119861971A
公开(公告)日：2025-04-22
申请号：CN202510352829.6
申请日：2025-03-24
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种无效指令生成方法、装置、电子设备及存储介质，涉及计算机技术领域，该方法中，从预设指令集架构对应的指令编码格式集合中选取第一指令编码格式；生成编码长度与第一指令编码格式的固定位段总长度相等的第一随机编码；在第一随机编码，与第一指令编码格式对应的各预设固定编码均不一致的情况下，基于第一随机编码生成预设指令集架构对应的无效指令。可以通过随机生成的方式，直接产生与预设指令架构对应的指令编码格式不符合的无效指令，有助于提升产生预设指令集架构的无效指令的效率。
-
公开(公告)号：CN119415339B
公开(公告)日：2025-04-11
申请号：CN202411997226.3
申请日：2024-12-31
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种缓存策略验证方法、装置、设备及可读存储介质，该方法包括：基于缓存在数据交互过程中的状态集合，构建初始状态机模型；初始状态机模型中的状态在对应的操作条件实现时触发转移；在初始状态机模型的状态迁移路径中，配置时间条件以得到更新状态机模型；更新状态机模型中的状态在对应的操作条件和时间条件实现时触发转移；根据初始状态机模型中的多个状态和状态迁移路径，构建与状态对应的功能特征，以及根据时间条件，构建与状态对应的性能特征；对更新状态机模型进行搜索验证，分别确定与功能特征对应的功能验证结果、与性能特征对应的性能验证结果。本发明可以提高缓存策略验证的准确性。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.035 seconds)
