公开(公告)号：CN100414724C

公开(公告)日：2008-08-27

申请号：CN200480009899.8

申请日：2004-08-04

Applicant: 住友电气工业株式会社

Inventor： 永井阳一 ,  木山诚 ,  中村孝夫 ,  樱田隆 ,  秋田胜史 ,  上松康二 ,  池田亚矢子 ,  片山浩二 ,  吉本晋

IPC: H01L33/00

CPC classification number: H01L33/32 ,  H01L33/20 ,  H01L33/382 ,  H01L33/505 ,  H01L33/507 ,  H01L33/58 ,  H01L2224/05573 ,  H01L2224/16245 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45139 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73265 ,  H01L2224/8592 ,  H01L2924/00014 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2924/20752 ,  H01L2924/2076 ,  H01L2224/05599 ,  H01L2924/00011 ,  H01L2224/45099

Abstract: 公开了一种发光器件，该发光器件由于其简单结构而容易制造，并且能够长期稳定地保持高发光效率。这种发光器件在氮化物半导体衬底(1)第一主表面侧包含：n-型氮化物半导体层(2)，安置在离氮化物半导体衬底(1)比n-型氮化物半导体层(2)更远处的p-型氮化物半导体层(6)，以及安置在n-型氮化物半导体层(2)和p-型氮化物半导体层(6)之间的发光层(4)。氮化物半导体衬底的电阻率不超过0.5Ω·cm。发光器件是以p-型氮化物半导体层侧向下的方式安装的，从而使光从氮化物半导体衬底的第二主表面(1a)发出，所述的第二主表面位于第一主表面的另一侧。

公开(公告)号：CN101241851A

公开(公告)日：2008-08-13

申请号：CN200710195806.0

申请日：2003-01-23

Applicant: 住友电气工业株式会社

Inventor： 秋田胜史 ,  冈久拓司

IPC: H01L21/205 ,  C30B29/38 ,  C30B29/40

CPC classification number: C30B29/406 ,  C30B25/02 ,  C30B25/18 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02647

Abstract: 一起使用ELO掩膜和缺陷种子掩膜的方法生长很少有位错的GaN晶体。ELO掩膜使得GaN晶体不能直接生长，但是能横向生长；缺陷种子掩膜使得缺陷集中的封闭缺陷聚集区域生长。材料SiN、SiON或SiO2中任一种用于ELO掩膜，同时Pt、Ni或Ti材料中任一种用于缺陷种子掩膜。蓝宝石、GaAs、尖晶石、Si、InP、SiC等单晶基片或其中在这些的单晶基片上涂覆GaN缓冲层的下层基片，补充地提供ELO掩膜和缺陷种子掩膜以及GaN被气相沉积。

公开(公告)号：CN1295772C

公开(公告)日：2007-01-17

申请号：CN03800627.8

申请日：2003-01-23

Applicant: 住友电气工业株式会社

Inventor： 秋田胜史 ,  山下正史 ,  木山诚

IPC: H01L21/66

CPC classification number: H01L22/14 ,  H01L22/34

Abstract: 一种方便测量半导体外延晶片击穿电压的测量方法，以及一种实现较高耐受电压的半导体外延晶片。在根据本发明的半导体外延晶片(10)的耐受电压测量方法中，仅仅使用肖特基触点来测量触点(14、18)之间的耐受电压，而不需要使用电阻触点。由于相应地省略了形成电阻触点的制造过程，从而半导体外延晶片可以方便地用于耐受电压测量的测试。因此，可以方便地测量晶片(10)的耐受电压。另外，因为在由晶片(10)制造成实际装置之前可以对电极之间的耐受电压进行测量，从而可以在不合格晶片(10)进入实际装置制造过程之间将其去除。因此，与在实际装置制作后测量触点间的击穿电压V2的传统测量方法相比，所产生的损失得以降低。

公开(公告)号：CN1658454A

公开(公告)日：2005-08-24

申请号：CN200510009454.6

申请日：2005-02-08

Applicant: 住友电气工业株式会社

Inventor： 京野孝史 ,  上野昌纪 ,  秋田胜史

IPC: H01S5/343 ,  H01L33/00

CPC classification number: H01L33/32 ,  B82Y20/00 ,  H01L33/06 ,  H01S5/3407 ,  H01S5/34333

Abstract: 半导体元件(1)包含具有量子井结构的活性区域(3)。活性区域(3)包含井区域(5)和阻挡区域(7)。井区域(5)由含有氮、铟和镓的III－V族化合物半导体组成。阻挡区域(7a)具有第一半导体层(9a)和第二半导体层(11a)。第一半导体层(9a)，由至少含有氮、铟和镓的III－V族化合物半导体组成。第二半导体层(11a)，由至少含有氮和镓的III－V族化合物半导体组成。第一半导体层(9a)被设置在第二半导体层(11a)与井区域(5)之间。第一半导体层(9a)的铟组成，比第二半导体层(11a)的铟组成小。第一半导体层(9a)的铟组成比井区域的铟组成小。

公开(公告)号：CN1533593A

公开(公告)日：2004-09-29

申请号：CN03800646.4

申请日：2003-01-23

Applicant: 住友电气工业株式会社

Inventor： 秋田胜史 ,  冈久拓司

IPC: H01L21/205 ,  C30B29/38

CPC classification number: C30B29/406 ,  C30B25/02 ,  C30B25/18 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02647

Abstract: 一起使用ELO掩膜和缺陷种子掩膜的方法生长很少有位错的GaN晶体。ELO掩膜使得GaN晶体不能直接生长，但是能横向生长；缺陷种子掩膜使得缺陷集中的封闭缺陷聚集区域生长。材料SiN、SiON或SiO2中任一种用于ELO掩膜，同时Pt、Ni或Ti材料中任一种用于缺陷种子掩膜。蓝宝石、GaAs、尖晶石、Si、InP、SiC等单晶基片或其中在这些的单晶基片上涂覆GaN缓冲层的下层基片，补充地提供ELO掩膜和缺陷种子掩膜以及GaN被气相沉积。

公开(公告)号：CN1129169C

公开(公告)日：2003-11-26

申请号：CN98109431.7

申请日：1998-03-13

Applicant: 住友电气工业株式会社

Inventor： 元木健作 ,  松岛政人 ,  秋田胜史 ,  嶋津充 ,  竹本菊郎 ,  关寿 ,  缬明伯

IPC: H01L21/205 ,  H01L21/20 ,  H01L33/00 ,  C30B25/02

CPC classification number: H01L21/0254 ,  H01L21/02395 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0262 ,  H01L33/0075

Abstract: 提供有在立方晶系半导体(111)衬底上形成的GaN层的外延晶片。包括：立方晶系半导体(111)衬底；在所述衬底上形成厚度为60nm以上的第一GaN层；和在第一GaN层上形成厚度0.1μm以上的第二GaN层。