公开(公告)号：CN101336484B

公开(公告)日：2010-05-26

申请号：CN200680051916.3

申请日：2006-10-26

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  松川真治

IPC: H01L29/78 ,  H01L21/20 ,  H01L21/336

CPC classification number: C23C16/325 ,  H01L21/02378 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02634 ,  H01L21/046 ,  H01L29/045 ,  H01L29/1037 ,  H01L29/66068 ,  H01L29/78

Abstract: MOSFET(30)设置有SiC膜(11)。SiC膜(11)在其表面上具有刻面，该刻面的一个周期的长度是100nm或以上，并且该刻面被用作沟道(16)。此外，MOSFET(30)的制造方法包括：形成SiC膜(11)的步骤；在SiC膜(11)的表面上提供Si的状态下热处理SiC膜(11)的热处理步骤；以及将通过热处理步骤在SiC膜(11)的表面上获得的刻面形成为沟道(16)的步骤。由此，能够充分地提高性能。

公开(公告)号：CN111954933B

公开(公告)日：2024-03-01

申请号：CN201980025303.X

申请日：2019-03-14

Applicant: 住友电气工业株式会社

Inventor： 斋藤雄 ,  增田健良

IPC: H01L29/861 ,  H01L29/872 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/868

Abstract: 的有效浓度，并且所述第三半导体层中包含的第一种半导体装置，其包含：第一半导体层，所 二导电型杂质的有效浓度高于所述第二半导体述第一半导体层为第一导电型并且包含其中要 层中包含的第二导电型杂质的有效浓度。形成多个半导体元件的元件区域；环状第二半导体层，所述环状第二半导体层为第二导电型，以包含所述第一半导体层的第一表面的方式形成，并且在俯视图中围绕所述元件区域；第三半导体层，所述第三半导体层为第二导电型，形成在所述第一半导体层中并且相比于所述第二半导体层更远离所述第一表面，并且将所述第一半导体层的一部分夹在所述第二半导体层与所述第三半导体层之间；第四半导体层，所述第四半导体层为第二导电型并且将所述第二半导体层和所述第三半导体层彼此电连接；以及第一电极，所述第一电极在俯视图中在所述第二半导体层内侧与所述第四半导体层电连接，其中所述第二半(56)对比文件US 2005116313 A1,2005.06.02US 2015340443 A1,2015.11.26

公开(公告)号：CN113748491B

公开(公告)日：2023-08-04

申请号：CN202080031861.X

申请日：2020-05-13

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: H01L21/265 ,  H01L29/78 ,  H01L21/76 ,  H01L29/12 ,  H01L21/336

Abstract: 碳化硅半导体器件具有碳化硅衬底、第一绝缘体、第一电极和第二电极。碳化硅衬底包含第一杂质区、第二杂质区、第三杂质区、第一超结部、第四杂质区、第五杂质区、第六杂质区和第二超结部。第一超结部具有第一区和第二区。第二超结部具有第三区和第四区。在相对于第二主面垂直的方向上，第一沟槽的底面位于第二端面与第二主面之间，并且位于第四端面与第二主面之间。

公开(公告)号：CN115803891A

公开(公告)日：2023-03-14

申请号：CN202180047087.6

申请日：2021-05-26

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  小杉亮治

IPC: H01L29/78

Abstract: 超结层交替地具有第一区域和第二区域。元件层设置于超结层的上方。第一区域具有第一部分和位于第一部分与第一主面之间的第二部分。第二区域具有与第一部分相接的第三部分和与第二部分相接且位于第三部分与第一主面之间的第四部分。在与第二主面垂直且与从第一区域朝向第二区域的方向平行的截面中，第二部分的宽度大于第一部分的宽度，第四部分的宽度小于第三部分的宽度，第一部分的宽度与第三部分的宽度的合计值为0.5μm以上且4μm以下，第一区域和第二区域各自的高度为2μm以上。

公开(公告)号：CN107833829B

公开(公告)日：2022-02-18

申请号：CN201711098415.7

申请日：2014-06-13

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  久保田良辅 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 本发明提供一种碳化硅半导体衬底，包括：基础衬底，所述基础衬底具有主表面，并且由单晶碳化硅制成，所述主表面具有不小于125mm的外径；以及外延层，所述外延层形成在所述主表面上；当衬底温度为室温时，所述碳化硅半导体衬底具有不小于‑100μm且不大于100μm的翘曲量，并且当衬底温度为400℃时，所述碳化硅半导体衬底具有不小于‑1.5mm且不大于1.5mm的翘曲量。

公开(公告)号：CN113396481A

公开(公告)日：2021-09-14

申请号：CN202080012332.5

申请日：2020-01-22

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  斋藤雄

IPC: H01L29/06 ,  H01L29/78 ,  H01L29/12 ,  H01L21/336

Abstract: 碳化硅衬底具有第一杂质区、第二杂质区、第三杂质区、第四杂质区和第五杂质区。在通过第一杂质区和第三杂质区中的每一个从第一主表面朝向第二主表面的方向上，p型杂质的浓度分布具有第一最大值和比呈现第一相对最大值的位置更靠近第一主表面的第三相对最大值。在通过第二杂质区和第四杂质区中的每一个从第一主表面朝向第二主表面的方向上，n型杂质的浓度分布具有第二相对最大值和比呈现第二相对最大值的位置更靠近第一主表面的第四相对最大值。第四相对最大值大于第三相对最大值，第三相对最大值大于第二相对最大值，并且第二相对最大值大于第一相对最大值。

公开(公告)号：CN111954933A

公开(公告)日：2020-11-17

申请号：CN201980025303.X

申请日：2019-03-14

Applicant: 住友电气工业株式会社

Inventor： 斋藤雄 ,  增田健良

IPC: H01L29/861 ,  H01L29/872 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/868

Abstract: 一种半导体装置，其包含：第一半导体层，所述第一半导体层为第一导电型并且包含其中要形成多个半导体元件的元件区域；环状第二半导体层，所述环状第二半导体层为第二导电型，以包含所述第一半导体层的第一表面的方式形成，并且在俯视图中围绕所述元件区域；第三半导体层，所述第三半导体层为第二导电型，形成在所述第一半导体层中并且相比于所述第二半导体层更远离所述第一表面，并且将所述第一半导体层的一部分夹在所述第二半导体层与所述第三半导体层之间；第四半导体层，所述第四半导体层为第二导电型并且将所述第二半导体层和所述第三半导体层彼此电连接；以及第一电极，所述第一电极在俯视图中在所述第二半导体层内侧与所述第四半导体层电连接，其中所述第二半导体层中包含的第二导电型杂质的有效浓度高于所述第一半导体层中包含的第一导电型杂质的有效浓度，并且所述第三半导体层中包含的第二导电型杂质的有效浓度高于所述第二半导体层中包含的第二导电型杂质的有效浓度。

公开(公告)号：CN105706221B

公开(公告)日：2019-03-15

申请号：CN201480061004.9

申请日：2014-09-18

Applicant: 住友电气工业株式会社 ,  瑞萨电子株式会社

Inventor： 久保田良辅 ,  山田俊介 ,  堀井拓 ,  增田健良 ,  滨岛大辅 ,  田中聪 ,  木村真二 ,  小林正幸

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/66 ,  H01L29/12 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

Abstract: 一种碳化硅半导体器件包括碳化硅衬底(10)、栅极绝缘膜(15)和栅电极(27)。碳化硅衬底(10)具有第一主表面(10a)和与所述第一主表面(10a)相反的第二主表面(10b)。所述栅极绝缘膜(15)被设置成接触所述碳化硅衬底(10)的所述第一主表面(10a)。所述栅电极(27)设置在所述栅极绝缘膜(15)上，使得所述栅极绝缘膜(15)位于所述栅电极(27)和所述碳化硅衬底(10)之间。在175℃的温度下向栅电极(27)施加‑5V的栅电压达100小时的第一应力测试中，第一阈值电压和第二阈值电压之差的绝对值不大于0.5V，所述第一应力测试之前的阈值电压被定义为所述第一阈值电压并且所述第一应力测试之后的阈值电压被定义为所述第二阈值电压。因此，提供了阈值电压的波动可减弱的碳化硅半导体器件及其制造方法。

公开(公告)号：CN107833829A

公开(公告)日：2018-03-23

申请号：CN201711098415.7

申请日：2014-06-13

Applicant: 住友电气工业株式会社

Inventor： 堀井拓 ,  久保田良辅 ,  增田健良

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/265 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/1608 ,  H01L21/02002 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/02378 ,  H01L21/02428 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/046 ,  H01L21/047 ,  H01L21/0475 ,  H01L21/30625 ,  H01L21/3065 ,  H01L21/31111 ,  H01L29/0619 ,  H01L29/66068 ,  H01L29/7811 ,  H01L21/20 ,  H01L21/2053 ,  H01L21/26506 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 本发明提供一种碳化硅半导体衬底，包括：基础衬底，所述基础衬底具有主表面，并且由单晶碳化硅制成，所述主表面具有不小于125mm的外径；以及外延层，所述外延层形成在所述主表面上；当衬底温度为室温时，所述碳化硅半导体衬底具有不小于-100μm且不大于100μm的翘曲量，并且当衬底温度为400℃时，所述碳化硅半导体衬底具有不小于-1.5mm且不大于1.5mm的翘曲量。

公开(公告)号：CN103959476B

公开(公告)日：2017-09-08

申请号：CN201280058421.9

申请日：2012-11-29

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7827 ,  H01L21/0485 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7813

Abstract: MOSFET(1)设置有：衬底(10)，其由碳化硅制成并且在其上形成第一沟槽(17)，该第一沟槽(17)朝向衬底(10)的主表面(10A)开口；栅极绝缘膜(20)；以及栅电极(30)。衬底(10)包括：n型源极区(15)，其进一步包括衬底(10)的主表面(10A)和第一沟槽(17)的壁表面(17A)；p型体区(14)，其与源极区(15)接触并且进一步包括第一沟槽(17)的壁表面(17A)；n型漂移区(13)，其与体区(14)接触并且进一步包括第一沟槽(17)的壁表面(17A)；以及p型深区域(16)，其与体区(14)接触并且延伸到比第一沟槽(17)深的区域。第一沟槽(17)被形成为使得在壁表面(17A)和深区域(16)之间的距离随着离衬底(10)的主表面(10A)的距离增加而增加。