-
公开(公告)号：CN101442488A
公开(公告)日：2009-05-27
申请号：CN200810241077.2
申请日：2008-12-25
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明涉及大端口交换芯片的交换系统及方法，交换芯片包括多个端口模块，交换系统包括多个第一交叉开关和至少一个第二交叉开关，端口模块同第一交叉开关连接，第二交叉开关同每个第一交叉开关连接；第一交叉开关，用于在接收到端口模块发送的数据包时，判断数据包的目的端口是否为第一交叉开关自身的端口，如果是，则将数据包转发到数据包的目的端口，否则将数据包转发给第二交叉开关；第二交叉开关，用于在接收到第一交叉开关转发的数据包时，将数据包转发到数据包的目的端口所在的第一交叉开关，由数据包的目的端口所在的第一交叉开关将数据包转发到数据包的目的端口。本发明能够降低交换芯片的复杂度，并实现在同一交换机上进行大规模的交换。
-
公开(公告)号：CN1275135C
公开(公告)日：2006-09-13
申请号：CN200410042720.0
申请日：2004-05-21
Applicant: 中国科学院计算技术研究所
IPC: G06F3/14
Abstract: 本发明涉及计算机图形传输技术领域的一种长距离VGA(视频图形阵列)信号传输装置。该装置主要包括：行场同步信号幅值变换电路、单端到差分信号变换及驱动电路和行场同步信号叠加电路、差分到单端信号变换电路、RGB信号整形去除叠加电路、行场同步信号提取电路。通过本装置可以使VGA信号在保证信号质量的情况下传输至300米远。本发明使用4对双绞线传输信号，采用RJ45插座和水晶头作为连接器件，降低连线成本也简化了连接线的制作。本发明可以广泛适用于计算机技术领域中与VGA信号传输有关的各种应用场合，也提出了一种新的计算机显示卡和显示器的接口标准，并在成本方面具有一定的优势。
-
公开(公告)号：CN1707463A
公开(公告)日：2005-12-14
申请号：CN200410046393.6
申请日：2004-06-09
Applicant: 中国科学院计算技术研究所
IPC: G06F15/76
Abstract: 本发明提供的一种四路服务器主板，包括四个处理器、存储模块、外围输入/输出部件，扩展的外部设备互连桥芯片、南桥芯片、通过扩展的外部设备互连总线连接的外部设备互连设备。通过采用NUMA结构解决了多处理器系统共享系统总线和存储总线所造成的系统瓶颈，各个处理器上存储模块扩展槽的配置方法允许用户合理地进行扩展，提升了服务器的可用性；用户能够根据需要自行选择PCIX总线的工作模式和工作频率，改善了服务器的可扩展性；监控端口提供了一种有效的监控系统方案，与标识指示电路一起加强了服务器的可管理性和可靠性，尤其增强了集群应用中的可管理性。
-
公开(公告)号：CN114004353B
公开(公告)日：2025-02-28
申请号：CN202111161801.2
申请日：2021-09-30
Applicant: 中国科学院计算技术研究所
IPC: G06N3/067 , G06N3/0464 , G06N3/082 , G06N3/084
Abstract: 本发明提出一种减少光器件数量的光神经网络芯片构建方法和系统，通过芯片结构与训练方法协同的方法，通过低秩近似压缩光芯片中冗余光器件的数量，同时基于若干的优化手段，保证神经网络的识别准确率。本发明所提出的减少光器件数量的光神经网络芯片构建方法包括权重矩阵预处理、酉保持训练、器件剪枝和功能光器件网络构建。因此，本发明通过结构和算法的协同，在识别率基本保持不变的情况下，极大地降低光器件的使用数量。
-
公开(公告)号：CN118245189A
公开(公告)日：2024-06-25
申请号：CN202410412752.2
申请日：2024-04-07
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种进程热迁移方法、装置、电子设备以及存储介质，进程迁移方法包括以下步骤：进程转储步骤：冻结正在进行的进程，获取所述进程的数据为第一数据，将所述第一数据以一组织形式进行准备，流水线压缩所述准备的第一数据后写入镜像文件；进程恢复步骤：获取所述镜像文件中的数据为第二数据，流水线解压缩所述第二数据后恢复至相应位置。本发明的方法通过流水线将压缩的开销隐藏到原有的数据准备、数据处理的过程中，解决了数据压缩占用资源大的问题。
-
Patent Agency Ranking
公开(公告)号：CN114265804B
公开(公告)日：2024-06-11
申请号：CN202111587159.4
申请日：2021-12-23
Applicant: 中国科学院计算技术研究所
IPC: G06F13/40 , G06F13/42 , G06F15/173
Abstract: 本发明提供了一种多根CPU下的PCIe交换芯片上、下游游端口路由表构建方法，用于构建上、下游端口路由表，所述PCIe芯片被划分为多个虚拟交换机，每一个虚拟交换机配置有唯一的虚拟机交换标识，每个虚拟交换机均包括一个上游端口和多个下游端口，其中，上游端口路由表构建方法包括：在每个虚拟交换机的上游端口重复执行如下步骤直至完成上游端口到当前虚拟交换机下的所有下游端口的路由表项构建：S1、上游端口捕获与其相连的操作系统下发的包含当前上游端口所属虚拟交换机标识的且与下游端口路由相关的配置包；S2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建当前虚拟交换机下的上游端口路由表项。
-
公开(公告)号：CN111143242B
公开(公告)日：2022-05-10
申请号：CN201811437235.1
申请日：2018-11-28
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F12/0862
Abstract: 本申请公开了一种缓存预取方法和装置，涉及芯片技术领域，能够解决手机SoC中不能对LLC进行预取的问题。该装置可以为芯片，芯片内的总线接口上连接有中央处理器CPU核、最后一级缓存以及最后一级缓存的预取器，其中：CPU核，用于向最后一级缓存发送访存请求，访存请求包括第一物理地址，第一物理地址对应第一物理页面中的第一数据块；预取器，用于在侦听到访存请求时，根据访存请求和预取器中记录的至少一个物理页面的访存历史生成预取请求，并向最后一级缓存发送预取请求；预取请求包括预取器预测的第一物理页面中待访问的数据的物理地址；最后一级缓存，用于根据预取请求从芯片的内存中预取数据。本申请实施例用于对手机SoC中的LLC进行数据预取。
-
公开(公告)号：CN114265804A
公开(公告)日：2022-04-01
申请号：CN202111587159.4
申请日：2021-12-23
Applicant: 中国科学院计算技术研究所
IPC: G06F13/40 , G06F13/42 , G06F15/173
Abstract: 本发明提供了一种多根CPU下的PCIe交换芯片上、下游游端口路由表构建方法，用于构建上、下游端口路由表，所述PCIe芯片被划分为多个虚拟交换机，每一个虚拟交换机配置有唯一的虚拟机交换标识，每个虚拟交换机均包括一个上游端口和多个下游端口，其中，上游端口路由表构建方法包括：在每个虚拟交换机的上游端口重复执行如下步骤直至完成上游端口到当前虚拟交换机下的所有下游端口的路由表项构建：S1、上游端口捕获与其相连的操作系统下发的包含当前上游端口所属虚拟交换机标识的且与下游端口路由相关的配置包；S2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建当前虚拟交换机下的上游端口路由表项。
-
公开(公告)号：CN109785905B
公开(公告)日：2021-07-23
申请号：CN201811546046.8
申请日：2018-12-18
Applicant: 中国科学院计算技术研究所
IPC: G16B30/00
Abstract: 本发明提供了一种面向基因比对算法的加速装置。该加速装置包括主机端和多个加速模块，所述加速模块包括多个存储层、垂直切片管理单元和交换网络，其中：所述主机端用于控制向所述加速模块分发基因测序序列和接收基因比对结果；所述加速模块的存储层用于存储基因参考序列；所述加速模块的垂直切片管理单元用于管理将所述多个存储层进行垂直划分所形成的切片以及执行基因比对算法，获得基因比对结果；所述加速模块的交换网络用于控制该加速模块内部的数据交换以及该加速模块与外部的数据交换。本发明的加速装置利用定制结构能够提高基因比对算法的处理速度。
-
公开(公告)号：CN109784486B
公开(公告)日：2021-04-23
申请号：CN201811598104.1
申请日：2018-12-26
Applicant: 中国科学院计算技术研究所
IPC: G06N3/067
Abstract: 本发明提供一种光学神经网络处理器及其训练方法。所述处理器，包括：数值映射装置，用于实现一个数值与可由光神经元表示的正整数域内的数值之间的映射；包括光神经元的光学计算装置，用于根据由光神经元表示的正整数域内的输入值与权值执行神经网络模型的网络层的相应计算；光电转换器，用于将所述光学计算装置的计算结果的光信号转换为电信号；非线性激活装置，用于对相应的网络层的计算结果的电信号执行非线性激活。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.084 seconds)
