一种基于共注的Ga2O3的P型掺杂方法
    101.
    发明公开

    公开(公告)号:CN114284154A

    公开(公告)日:2022-04-05

    申请号:CN202111537404.0

    申请日:2021-12-15

    Abstract: 本发明涉及一种基于共注的Ga2O3的P型掺杂方法,包括离子注入、后退火和表面抛光,离子注入是向半导体衬底上生长的外延层先后注入氮元素和二价金属元素并用多能量注入以形成均匀的掺杂,氮元素和二价金属元素是为了提供空穴,形成受体掺杂的杂质,同时预先氮元素的注入也会降低氧元素电负性太高引起的空穴的自陷效应,可以增加Ga2O3的P型区的空穴迁移率,同时引入的另一种受体掺杂杂质可以使受体掺杂浓度升高,后退火是通过将注入后的晶圆放入高温退火炉中以一定的温度退火以修复晶格损伤并激活掺杂元素,表面抛光是将进行过两次离子注入和退火的晶圆面向下抛光一定厚度以降低离子注入后晶圆表面的粗糙度同时消除高温退火后掺杂元素向外扩散导致的表面掺杂不均匀。

    一种超级结器件及电介质组合终端

    公开(公告)号:CN112201685B

    公开(公告)日:2022-02-11

    申请号:CN202010934164.7

    申请日:2020-09-08

    Applicant: 浙江大学

    Abstract: 公开了一种超级结器件及电介质组合终端,该超级结器件包括形成于漂移区内的有源区和终端、位于有源区内的多个超级结、位于终端内的宽槽、位于宽槽内的多层电介质组合、位于宽槽靠近有源区方向侧壁上的侧壁注入区以及位于宽槽底部并与下注入区接触的终端底部注入区。该终端包括的宽槽和位于宽槽靠近有源区方向侧壁上的侧壁注入区,该侧壁注入区可以包括具有相同掺杂类型的下注入区和上注入区。该终端包括的多层电介质组合中,每层电介质按照电介质常数从高到低,而从左至右,从上至下地排布。本发明的结构优化了终端与有源区交界处的净负电荷量的空间分布,以及宽槽内部电介质中的电介质常数分布,实现了更好的电场分布,提高了器件终端的耐压。

    一种具有电场屏蔽结构的沟槽栅MOSFET器件

    公开(公告)号:CN113345965A

    公开(公告)日:2021-09-03

    申请号:CN202110897827.7

    申请日:2021-08-05

    Inventor: 任娜 盛况

    Abstract: 本发明提出一种具有电场屏蔽结构的沟槽栅MOSFET器件,包含衬底、源极、漏极、栅极沟槽、电场屏蔽结构、源极区域和具有第一导电类型的半导体区域,一个或多个位于半导体区域表面下方的具有第二导电类型的电场屏蔽结构,与栅极沟槽的侧壁以一角度相交,源极区域位于栅极沟槽的两侧或周围,被电场屏蔽结构分割成多个源极子区域。本发明通过设置与栅极沟槽侧壁相交的一个或多个电场屏蔽结构,且通过合理布局电场屏蔽结构的排布方式,可以有效减小器件的元胞尺寸,提高沟道密度和器件导通电流密度,降低器件比导通电阻,提高器件导通性能,同时增强电场屏蔽效应,降低栅极氧化层中的电场强度,提高器件长期工作稳定性和可靠性。

    一种具有增强可靠性的碳化硅功率MOSFET器件

    公开(公告)号:CN112599524A

    公开(公告)日:2021-04-02

    申请号:CN202011510548.2

    申请日:2020-12-18

    Inventor: 任娜 盛况 朱郑允

    Abstract: 本发明提出一种具有增强可靠性的碳化硅功率MOSFET器件,包含多个传统碳化硅MOSFET元胞,以及多个增强可靠性元胞,其结构包含衬底、源极和漏极,还包括第一N型碳化硅区域,位于衬底上方;第一源极区域,包含第一P型体区,第二P型体区和第二N型碳化硅区域,位于所述第一N型碳化硅区域上方;第一隔离栅极区域,位于第一源极区域上方。元胞在第一表面为多边形或圆形布局设计,且增强可靠性元胞内的第一P型体区连为一体。这种结构减小了JFET区域的面积,提高了器件栅氧的可靠性;增加了第一P型体区面积,提高了器件的雪崩耐量;通过连为一体的第一P型体区设计,使得各个元胞第一P型体区的电位相等,有效提升了器件的短路能力。

    一种超级结器件及其终端
    108.
    发明公开

    公开(公告)号:CN112420807A

    公开(公告)日:2021-02-26

    申请号:CN202011215400.6

    申请日:2020-11-04

    Applicant: 浙江大学

    Abstract: 本发明公开了一种半导体器件及其终端,该半导体器件包括有源区和终端区,所述半导体器件包括位于有源区内的第一柱区、第二柱区和第一电介质柱区,以及位于终端区内的第一终端,所述第一终端包括第三柱区、第四柱区和第二电介质柱区,其中第一柱区和第三柱区均具有第一掺杂类型,第二柱区和第四柱区均具有第二掺杂类型,第三柱区宽度小于第一柱区宽度,第四柱区宽度大于或等于第二柱区宽度,第二电介质柱区宽度大于或等于第一电介质柱区宽度。本发明的结构在实现阻断时终端区呈现负电荷的基础上,调制了终端区负电荷的空间分布,实现了终端区更均匀的电场分布,最终提高了器件终端的耐压。

    一种增强体二极管的碳化硅功率MOSFET器件

    公开(公告)号:CN111446293A

    公开(公告)日:2020-07-24

    申请号:CN202010217839.6

    申请日:2020-03-25

    Applicant: 浙江大学

    Abstract: 本发明提出一种增强体二极管的碳化硅功率MOSFET器件,元胞在第一表面为多边形或圆形布局设计,结构包含衬底、源极和漏极,还包括第一N型碳化硅区域,位于衬底上方;与所述第一N型碳化硅区域相邻的JFET区域;第一P型碳化硅区域,位于所述第一N型碳化硅区域上方、JFET区域的一侧;第一源极区域,位于所述第一N型碳化硅区域上方、JFET区域的另一侧;第一隔离栅极区域,位于第一P型碳化硅区域、JFET区域和第一源极区域上方。这种结构能实现在不牺牲MOSFET的工作性能的同时,增强体二极管的导通性能和抗浪涌电流能力,获得器件性能与可靠性之间的优化与平衡。

    一种功率模块的结构设计及其实现方法

    公开(公告)号:CN112687632B

    公开(公告)日:2024-10-29

    申请号:CN202011585111.5

    申请日:2020-12-28

    Applicant: 浙江大学

    Abstract: 公开了一种功率模块的结构设计,尤其是功率模块内部的栅‑源极路径的布局方案及其结构设计,其中上桥的栅‑源极路径呈“I”形平行于功率模块的短轴中心线,且紧挨信号端子布局,而下桥的栅‑源极路径呈“T”形且对称的分布于功率模块的长轴中心线两侧,提出的栅‑源极路径的布局方案及其结构设计改善了功率模块在开关瞬态的动态均流特性。

Patent Agency Ranking